[發明專利]一種CRC并行計算方法

在審

• 申請號: 202210599566.5
• 申請日: 2022-05-30
• 公開（公告）號: CN115001508A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 孫云剛;于洪濤
• 申請（專利權）人: 北京左江科技股份有限公司
• 主分類號: H03M13/09
• 分類號: H03M13/09
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 辛海明

1.一種CRC并行計算方法，其特征在于，該方法包括：

輸入多個word，每個word為256bit數據，將256bit輸入數據分為8個lane，每個lane包含32bit，標記為

D_l0[31..0]＝W[31..0]

D_l1[31..0]＝W[63..32]

D_l2[31..0]＝W[95..64]

D_l3[31..0]＝W[127..96]

D_l4[31..0]＝W[159..128]

D_l5[31..0]＝W[191..160]

D_l6[31..0]＝W[223..192]

D_l7[31..0]＝W[255..224]

各個lane的狀態寄存器的遞推公式為：

其中，k為lane編號范圍0,…,7，為r×r的狀態轉移矩陣，為r×1生成多項式系數矩陣，為r×1寄存器狀態矩陣，r為CRC的階數，n表示第n拍，D_lk[i]為第k個lane的數據；

其中，E(r-1)為r-1階單位矩陣，g為多項式系數；

在最后一個word計算完成后，得到8個狀態寄存器，將狀態寄存器進行異或操作后得到合并后狀態寄存器；該合并后狀態寄存器的值即為對應輸入數據的CRC值。

2.如權利要求1所述的CRC并行計算方法，其特征在于，各個lane狀態寄存器各個bit最大關聯數不超過64。

3.如權利要求1所述的CRC并行計算方法，其特征在于，在計算多項式為CRC32時最大關聯數為42。

4.如權利要求1所述的所述的CRC并行計算方法，其特征在于，表示M的z次冪，對于電路運算來書，表示移位z個bit的狀態轉移矩陣。

5.如權利要求1所述的所述的CRC并行計算方法，其特征在于，狀態寄存器的異或操作對應GF2域加法。

6.如權利要求1-5任一項所述的所述的CRC并行計算方法，其特征在于，輸入數據為以太網網絡報文。

7.如權利要求6所述的所述的CRC并行計算方法，其特征在于，在將256bit輸入數據分為8個lane之前，還包括：在報文起始word和結束word的非報文字節填充0，并記錄結束word填充的0的數量p。

8.如權利要求7所述的所述的CRC并行計算方法，其特征在于，將狀態寄存器進行異或操作后得到合并后狀態寄存器之后還包括：合并后狀態寄存器的值為尾部補0的數據對應的CRC值，根據結束word填充的0的數量p通過公式7進行狀態回滾，回滾后的狀態寄存器即為最終的CRC校驗值；

其中，

為r×r矩陣。

9.如權利要求8所述的所述的CRC并行計算方法，其特征在于，通過計算CRC的狀態回滾。

10.如權利要求8所述的所述的CRC并行計算方法，其特征在于，狀態回滾電路只與狀態寄存器相關，其最大關聯數為32。