[發明專利]一種數據校驗的驗證方法、相關設備和存儲介質

有效

• 申請號: 202210595634.0
• 申請日: 2022-05-30
• 公開（公告）號: CN114676011B
• 公開（公告）日: 2022-08-12
• 發明（設計）人: 王晶
• 申請（專利權）人: 芯耀輝科技有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26;G06F11/10
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 陳舟苗

1.一種數據校驗的驗證方法，其特征在于，應用于通用驗證方法學UVM驗證平臺，所述UVM驗證平臺包括參考模型、插錯組件，所述方法包括：

獲取與待驗證的設計DUT對應的第一事務包集合；所述第一事務包集合包括一個或多個事務包，每個事務包包括一個或多個數據；

將所述第一事務包集合輸入至所述參考模型，通過所述參考模型對所述第一事務包集合處理后，輸出第二事務包集合；

將所述第一事務包集合輸入至所述DUT，利用所述插錯組件對所述第一事務包集合中的一個或多個事務包分別插入錯誤數據，并通過所述DUT對插入錯誤數據的所述一個或多個事務包進行錯誤檢測和修正ECC校驗，并對有錯誤數據的事務包進行標記，輸出第三事務包集合；其中，所述第三事務包集合包括一個或多個帶有標記的事務包和一個或多個不帶有標記的事務包；

當所述插錯組件對所述第一事務包集合中的任一個事務包插入大于或等于2bit的錯誤數據時，對所述第二事務包集合和所述第三事務包集合中的所述一個或多個不帶有標記的事務包進行第一對比。

2.如權利要求1所述的方法，其特征在于，當所述第一對比的對比結果通過時，則判定所述通過所述DUT對插入錯誤數據的所述一個或多個事務包進行錯誤檢測和修正ECC校驗，并對有錯誤數據的事務包進行標記的過程正確；

當所述第一對比的對比結果失敗時，則判定所述通過所述DUT對插入錯誤數據的所述一個或多個事務包進行錯誤檢測和修正ECC校驗，并對有錯誤數據的事務包進行標記的過程錯誤。

3.如權利要求1-2中任一項所述的方法，其特征在于，所述方法，還包括：

當所述插錯組件對所述第一事務包集合中的一個或多個事務包分別插入小于2bit的錯誤數據時，對所述第二事務包集合和第三事務包集合中的所有事務包進行第二對比。

4.如權利要求3所述的方法，其特征在于，當所述第二對比的對比結果通過時，則判定所述通過所述DUT對插入錯誤數據的所述一個或多個事務包進行錯誤檢測和修正ECC校驗，并對有錯誤數據的事務包進行標記的過程正確；

當所述第二對比的對比結果失敗時，則判定所述通過所述DUT對插入錯誤數據的所述一個或多個事務包進行錯誤檢測和修正ECC校驗，并對有錯誤數據的事務包進行標記的過程錯誤。

5.如權利要求4所述的方法，其特征在于，所述DUT包括一個或多個計數器，所述方法，還包括：

通過所述一個或多個計數器對所述插錯組件插入的錯誤數據進行統計，得到第一錯誤數；

統計所述第三事務包集合中錯誤數據的個數，得到第二錯誤數；

對所述第一錯誤數和所述第二錯誤數進行第三對比；

當所述第三對比的對比結果通過時，則判定所述通過所述一個或多個計數器對所述插錯組件插入的錯誤數據進行統計的過程正確；

當所述第三對比的對比結果失敗時，則判定所述通過所述一個或多個計數器對所述插錯組件插入的錯誤數據進行統計的過程錯誤。

6.如權利要求5所述的方法，其特征在于，所述DUT包括一個或多個中斷寄存器，所述方法，還包括：

通過所述一個或多個中斷寄存器對中斷信號進行統計，得到第一中斷數；所述中斷信號為所述插錯組件插入錯誤數據時產生的脈沖信號；

統計所述第三事務包集合中錯誤數據的個數，得到第二中斷數；

對所述第一中斷數和所述第二中斷數進行第四對比；

當所述第四對比的對比結果通過時，則判定所述通過所述一個或多個計數器對所述插錯組件插入的錯誤數據進行統計的過程正確；

當所述第四對比的對比結果失敗時，則判定所述通過所述一個或多個計數器對所述插錯組件插入的錯誤數據進行統計的過程錯誤。

7.如權利要求6所述的方法，其特征在于，所述方法，還包括：

在利用所述插錯組件對所述第一事務包集合中的一個或多個事務包分別插入錯誤數據時，通過所述插錯組件對所述錯誤數據的數量和/或插入的位置進行收集。