[發明專利]一種基于電感式位置傳感器系統的逐次逼近模數轉換器

在審

• 申請號: 202210586070.4
• 申請日: 2022-05-27
• 公開（公告）號: CN114978186A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 來新泉;吳海若;李繼生;張成錦
• 申請（專利權）人: 西安水木芯邦半導體設計有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 北京東方盛凡知識產權代理事務所(普通合伙) 11562
• 代理人: 菅士騰

本發明公開了一種基于電感式位置傳感器系統的逐次逼近模數轉換器，包括：用于量化信號的電阻串，連接所述電阻串各個采樣點的兩個譯碼電路，連接所述兩個譯碼電路輸出和共模電平的兩個比較器，以及連接所述兩個比較器輸出并為所述譯碼電路提供數字編碼值的LOGIC電路。本發明采用的應用于電感式位置傳感器系統的逐次逼近模數轉換器利用了電感式位置傳感器系統的現有的四路輸入波形，實現了更快速、更高精度的A/D轉換，減小了時延的同時提高了ADC系統精度和輸出數字位置編碼值的速度，在追求更快ADC速度的同時又能夠保持比較器數量在一個比較小的值，提高精度。

技術領域

本發明屬于電路技術領域領域，特別是涉及一種基于電感式位置傳感器系統的逐次逼近模數轉換器。

背景技術

在電感式位置傳感器系統中，ADC的架構選擇十分重要。積分型ADC的分辨率和線性度相對較高，電路也比較簡單，但該ADC架構速度較慢，而位置傳感器系統中速度至關重要，因此無法采用該ADC架構，因此選擇逐次逼近型(SAR)ADC架構，這種ADC完成一次轉換過程只需要幾個時鐘周期，比雙斜坡ADC快得多。由于電感式位置傳感器系統ADC輸入為±SIN與±COS四路相位相差90°的信號，考慮對輸入信號進行特殊處理可以提高ADC性能。

傳統的逐次逼近模數轉換器采用二分法來量化，但n比特ADC轉換延遲至少為n個時鐘周期，在電感式位置傳感器系統中延時較大，且高精度下電容容值較大，需要占用較大芯片面積。

發明內容

本發明的目的是提供一種基于電感式位置傳感器系統的逐次逼近模數轉換器，以解決上述現有技術存在的問題。

為實現上述目的，本發明提供了一種基于電感式位置傳感器系統的逐次逼近模數轉換器，包括：

依次連接的電阻串、第一譯碼電路、第二譯碼電路、第一比較器、第二比較器、LOGIC電路；

所述電阻串用于量化信號，以及為所述第一譯碼電路與所述第二譯碼電路提供采樣點；

所述第一譯碼電路與所述第二譯碼電路均用于獲取特定采樣點，并將所述特定采樣點輸出至所述第一比較器與所述第二比較器進行比較；

所述第一比較器與所述第二比較器均用于輸出所述特定采樣點與共模點大小的比較結果；

所述LOGIC電路用于基于所述比較結果為所述譯碼電路提供數字編碼值。

可選地，其特征在于，所述第一譯碼電路與所述第二譯碼電路獲取特定采樣點的過程中，基于所述數字編碼值獲取所述特定采樣點。

可選地，其特征在于，所述電阻串包括若干個首尾相連的電阻，電阻的數量根據系統需求比特數的變化調整，所述電阻串的上端連接|V_SIN|波形，下端連接-|V_COS|波形。

可選地，其特征在于，所述第一譯碼電路與所述第二譯碼電路的數字編碼輸入端與每個所述電阻串連接，所述第一譯碼電路與所述第二譯碼電路的輸出端分別與所述第一比較器的同相輸入端和所述第二比較器的同相輸入端連接。

可選地，其特征在于，所述第一比較器的反相輸入端和第二比較器的反相輸入端連接至模數轉換器ADC，所述模數轉換器對所述第一比較器的反相輸入端和第二比較器的反相輸入端輸入波形信號共模電平值VCM，第二比較器2的輸出端V_COMP1與輸出端V_COMP2與所述LOGIC電路連接。

可選地，其特征在于，所述LOGIC電路的輸入端分別與所述第一比較器輸出端V_COMP1和所述第二比較器的輸出端V_COMP2連接，所述LOGIC電路的輸出端用于提供數字編碼值到所述第一譯碼電路與所述第二譯碼電路的數字編碼輸入端。