[發明專利]半導體結構的制作方法及半導體結構

在審

• 申請號: 202210582191.1
• 申請日: 2022-05-26
• 公開（公告）號: CN115000017A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 鞏金峰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 北京名華博信知識產權代理有限公司 11453
• 代理人: 魯盛楠

本公開提供了一種半導體結構的制作方法及半導體結構，涉及半導體技術領域，制作方法包括：在基底上形成多個位線結構，相鄰的位線結構之間具有第一接觸孔，不同區域的位線結構的初始水平高度不同；形成導電接觸層填充多個第一接觸孔；化學機械研磨使導電接觸層頂部平坦化；控制對導電接觸層和對位線結構的刻蝕選擇比相同，回刻導電接觸層和位線結構，使不同區域的位線結構在同一水平高度；第一接觸孔的導電接觸層形成電容接觸插塞。本公開的半導體結構的制作方法及半導體結構中，通過控制對不同結構的刻蝕選擇比，控制第一接觸孔的深度，以使位于不同區域的第一接觸孔的深度相同，有效增大制程窗口，保證制程的穩定性及提升產品良率。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體結構的制作方法及半導體結構。

背景技術

隨著半導體集成度不斷提高，半導體制造技術的工藝線寬不斷縮小，為了保證半導體器件對電容的要求，半導體器件朝著高深寬比方向發展。然而，由于制程過程中各機臺性能等原因造成晶圓中不同位置的位線的高度有所差異，進而使得電容接觸孔的最終深度有所差異，電容接觸孔的制程窗口小，當制程條件偏掉些許時，就可能造成產品質量和良率下降。

發明內容

以下是對本公開詳細描述的主題的概述。本概述并非是為了限制權利要求的保護范圍。

本公開提供了一種半導體結構的制作方法及半導體結構。

本公開的第一方面提供了一種半導體結構的制作方法，所述半導體結構的制作方法包括：

提供基底；

在所述基底上形成彼此分立的多個位線結構，相鄰的所述位線結構之間具有第一接觸孔，所述基底上不同區域的所述位線結構的初始水平高度不同；

形成導電接觸層，所述導電接觸層填充多個所述第一接觸孔，并覆蓋多個所述位線結構的表面；

對所述導電接觸層進行化學機械研磨，使所述導電接觸層頂部平坦化；

控制對所述導電接觸層和對所述位線結構的刻蝕選擇比相同，回刻所述導電接觸層和所述位線結構，使所述基底上不同區域的位線結構在同一水平高度；

其中，所述第一接觸孔的所述導電接觸層形成電容接觸插塞。

其中，所述半導體結構的制作方法還包括：

繼續刻蝕位于所述第一接觸孔內的所述導電接觸層，以在多個所述第一接觸孔內分別形成水平高度相同的第二接觸孔，所述第一接觸孔中被保留的所述導電接觸層形成為第一導電塊；

在所述第一導電塊的表面形成第二導電塊，所述第二導電塊填充所述第二接觸孔，所述第一導電塊和所述第二導電塊形成所述電容接觸插塞。

其中，所述第一導電塊的材料包括摻雜的硅材料，所述第二導電塊的材料包括導電金屬。

其中，形成導電接觸層，包括：

形成第一導電接觸層，所述第一導電接觸層填充多個所述第一接觸孔，并覆蓋多個所述位線結構的表面；

回刻所述第一導電接觸層；

在所述第一導電接觸層表面形成第二導電接觸層，所述第二導電接觸層填充剩余的所述第一接觸孔，并覆蓋多個位線結構的表面。

其中，形成導電接觸層，還包括：

在所述第一導電接觸層和所述位線結構之間形成第三導電接觸層。

其中，在回刻所述第一導電接觸層的過程中，回刻第三導電接觸層，其中，所述第一導電接觸層相對于所述第三導電接觸層的刻蝕選擇比大于1，以在多個所述第一接觸孔內分別形成多個第一凹槽，所述第一凹槽的槽口在所述基底上的投影，覆蓋所述第一凹槽的底壁在所述基底上的投影；