[發(fā)明專利]一種兼容APB協(xié)議的JTAG調(diào)試系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210581523.4
• 申請日: 2022-05-26
• 公開（公告）號: CN115017038A
• 公開（公告）日: 2022-09-06
• 發(fā)明（設(shè)計）人: 劉帆;周昱;趙達(dá)
• 申請（專利權(quán)）人: 中電科申泰信息科技有限公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F13/42;G06F15/78
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊強(qiáng);楊立秋

本發(fā)明公開一種兼容APB協(xié)議的JTAG調(diào)試系統(tǒng)，屬于嵌入式處理器領(lǐng)域，包括一側(cè)設(shè)置對外的JTAG標(biāo)準(zhǔn)接口，另一側(cè)設(shè)置的APB標(biāo)準(zhǔn)接口，所述JTAG標(biāo)準(zhǔn)接口到所述APB標(biāo)準(zhǔn)接口之間的信號轉(zhuǎn)換是通過一個串并轉(zhuǎn)換模塊實(shí)現(xiàn)；所述串并轉(zhuǎn)換模塊利用JTAG協(xié)議自定義TAP控制器的指令，通過擴(kuò)展指令實(shí)現(xiàn)與APB協(xié)議的對接，通過對數(shù)據(jù)寄存器的內(nèi)容進(jìn)行解析，將上位機(jī)發(fā)出的高速串行調(diào)試命令映射到芯片內(nèi)部的通信通道上，以此向芯片全系統(tǒng)發(fā)出訪問命令，然后將該JTAG調(diào)試系統(tǒng)運(yùn)行的關(guān)鍵狀態(tài)信息重新轉(zhuǎn)換成串行數(shù)據(jù)返回上位機(jī)。本發(fā)明速度更高、穩(wěn)定性更好，且復(fù)用了標(biāo)準(zhǔn)DFT的JTAG接口，節(jié)省了芯片的管腳資源，構(gòu)建了標(biāo)準(zhǔn)的JTAG接口和片上AMBA總線的轉(zhuǎn)換通道，具有較高的實(shí)用價值和通用性。

技術(shù)領(lǐng)域

本發(fā)明涉及嵌入式處理器技術(shù)領(lǐng)域，特別涉及一種兼容APB協(xié)議的JTAG調(diào)試系統(tǒng)。

背景技術(shù)

隨著集成電路的迅猛發(fā)展，單芯片晶體管集成度迅速提高，這其中，以IP(Intellectual Protocol)復(fù)用為驅(qū)動的SoC設(shè)計方法學(xué)使得單芯片的功能組件日趨豐富和復(fù)雜。然而，隨著眾多高速、復(fù)雜存儲控制、通信協(xié)議節(jié)點(diǎn)控制以及數(shù)模混合IP的融入，全芯片的功能調(diào)試問題己經(jīng)成為高密度芯片集成設(shè)計中日益嚴(yán)峻的問題。如何快速、高效的追溯故障現(xiàn)象，并為分析故障原因提供依據(jù)成為可調(diào)試設(shè)計的一項(xiàng)重要設(shè)計任務(wù)。

傳統(tǒng)的硬件調(diào)試手段是通過RS232協(xié)議，利用UART串口完成串行調(diào)試命令到芯片內(nèi)部的并行總線的格式轉(zhuǎn)換。這些結(jié)構(gòu)的優(yōu)勢在于串口的設(shè)計簡單，易于集成且不需要專用的下載器。但是，由于它是異步通信，數(shù)據(jù)傳輸速度非常低，且容易受到干擾造成傳輸異常，已經(jīng)逐漸不滿足目前高密度集成芯片的調(diào)試需求。

JTAG(Joint TestAction Group)是一種國際通用的標(biāo)準(zhǔn)測試協(xié)議，目前大多數(shù)芯片或IP模塊都采用基于IEEE1149.1標(biāo)準(zhǔn)的JTAG接口作為調(diào)試接口。JTAG測試協(xié)議的主要硬件組成包括：具有4個引腳的測試接口：TMS、TCK、TDI以及TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出信號線；一組邊界掃描寄存器，指令寄存器(Instruction Register，IR)和數(shù)據(jù)寄存器(Data Register，DR)；一個TAP控制器。該協(xié)議為串行協(xié)議，傳輸速度最高可達(dá)10MHz，比現(xiàn)有工業(yè)最快的UART傳輸速度提高近86倍，并且抗干擾能力較強(qiáng)。同時，相對于其它高速通信協(xié)議標(biāo)準(zhǔn)，如以太網(wǎng)、USB、CAN等，它又是芯片的標(biāo)準(zhǔn)接口，因此基于JTAG的調(diào)試方案則符合當(dāng)今芯片的調(diào)試需求。

當(dāng)今SoC是以標(biāo)準(zhǔn)總線為依托，實(shí)現(xiàn)基于總線接口的IP復(fù)用的集成設(shè)計。ARM公司為此提出的AMBA總線，以其流水化的設(shè)計思想、層次化的拓?fù)浣Y(jié)構(gòu)、以及易于擴(kuò)展的特點(diǎn)，已經(jīng)成為事實(shí)上的片上總線標(biāo)準(zhǔn)。因此，構(gòu)造一種低開銷且易于操作的JTAG與APB(Advanced Peripheral Bus)的協(xié)議轉(zhuǎn)換鏈路，能夠直接將外部的調(diào)試命令轉(zhuǎn)換到芯片內(nèi)部的數(shù)據(jù)交互通路上，能夠形成對片上資源的直接觀測，對于芯片的硬件調(diào)試能力而言，將具有非常大的應(yīng)用價值。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種兼容APB協(xié)議的JTAG調(diào)試系統(tǒng)，以解決標(biāo)準(zhǔn)JTAG協(xié)議與芯片內(nèi)互連總線APB之間的通信轉(zhuǎn)換，可以提高數(shù)據(jù)交互過程中承載的有效信息量，縮短整個調(diào)試過程的耗費(fèi)時間。

為解決上述技術(shù)問題，本發(fā)明提供了一種兼容APB協(xié)議的JTAG調(diào)試系統(tǒng)，包括一側(cè)設(shè)置對外的JTAG標(biāo)準(zhǔn)接口，另一側(cè)設(shè)置的APB標(biāo)準(zhǔn)接口，所述JTAG標(biāo)準(zhǔn)接口到所述APB標(biāo)準(zhǔn)接口之間的信號轉(zhuǎn)換是通過一個串并轉(zhuǎn)換模塊實(shí)現(xiàn)；

所述串并轉(zhuǎn)換模塊利用JTAG協(xié)議自定義TAP控制器的指令，通過擴(kuò)展指令實(shí)現(xiàn)與APB協(xié)議的對接，通過對數(shù)據(jù)寄存器的內(nèi)容進(jìn)行解析，將上位機(jī)發(fā)出的高速串行調(diào)試命令映射到芯片內(nèi)部的通信通道上，以此向芯片全系統(tǒng)發(fā)出訪問命令，然后將該JTAG調(diào)試系統(tǒng)運(yùn)行的關(guān)鍵狀態(tài)信息重新轉(zhuǎn)換成串行數(shù)據(jù)返回上位機(jī)。