[發明專利]一種真隨機數發生器及發生方法在審
| 申請號: | 202210568637.5 | 申請日: | 2022-05-24 |
| 公開(公告)號: | CN114816336A | 公開(公告)日: | 2022-07-29 |
| 發明(設計)人: | 陳子洋 | 申請(專利權)人: | 南京郵電大學 |
| 主分類號: | G06F7/58 | 分類號: | G06F7/58 |
| 代理公司: | 南京縱橫知識產權代理有限公司 32224 | 代理人: | 董建林 |
| 地址: | 210003 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 隨機數 發生器 發生 方法 | ||
本發明公開了一種真隨機數發生器及發生方法,包括串聯結構的憶阻器及電阻,所述串聯結構中憶阻器連接電壓信號源;所述電阻與憶阻器的連接端順次連接電壓比較器“+”端及D觸發器,所述電壓比較器“?”端連接參考電壓;所述電壓信號源及D觸發器接收時鐘信號,過程無需精確的參考電壓,節省電路開銷。
技術領域
本發明具體涉及一種真隨機數發生器及發生方法,屬于集成電路技術領域。
背景技術
物理不可克隆函數(PUF)是一種硬件安全技術,通常用于密碼學,具有唯一性、隨機性和不可克隆性。真隨機數發生器(TRNG)是物理不可克隆函數的重要組成部分,它與偽隨機數生成器(PRNG)不同,是利用抖動等不可控因素作為隨機數的隨機源,所生成的隨機數具有真正的隨機性。
憶阻器具有結構簡單、易于集成、擦寫速度快、功耗低、開關比大、可與互補金屬氧化物半導體(CMOS)工藝兼容等優點,已被應用于非易失存性儲等、類腦器件等領域。其工作機理主要依賴離子、氧空位在電場作用下遷移和聚集,形成導電細絲,具有隨機性,可作為隨機源應用于構造真隨機數發生器。
傳統集成電路中基于憶阻器的隨機數發生器大多使用兩個憶阻器器件并聯,施加刺激并讀出其電阻值進行比較,但這種方式依賴于參考電壓的精度,若參考電壓精度不夠,則會影響生成隨機二進制數的概率。參考電壓會受到集成電路工藝,電壓,溫度等因素的影響而變化,同時如果利用帶隙基準電路生成的高精度參考電壓又會占用大量電路開銷。
發明內容
本發明的目的在于克服現有背景技術中的不足,提供一種真隨機數發生器及發生方法,能夠生成任意長度的隨機二進制數,且使用過程無需精確的參考電壓,節省電路開銷。
為達到上述目的,本發明是采用下述技術方案實現的:
第一方面,本發明提供一種真隨機數發生器,包括串聯結構的憶阻器及電阻,所述串聯結構中的憶阻器連接電壓信號源;所述電阻與憶阻器的連接端順次連接電壓比較器“+”端及D觸發器,所述電壓比較器“-”端連接參考電壓;
所述電壓信號源及D觸發器接收時鐘信號。
進一步的,所述電阻的非串聯端接地。
第二方面,本發明還提供一種真隨機數發生器的發生方法,使用上述所述的一種真隨機數發生器,具體包括如下步驟:
時鐘信號為高電平信號時,電壓信號源對憶阻器施加預設電壓;
所述電壓比較器接收電阻與憶阻器的連接端信號,輸出邏輯值“0”或“1”電平;D觸發器接收電壓比較器的輸入信號,輸出相同邏輯值;
時鐘信號為低電平信號時,電壓信號源對憶阻器施加負向電壓,憶阻器復位為高阻態,此時D觸發器的輸入為封鎖狀態,并保持輸出不變,完成一個時鐘周期循環,憶阻器在時鐘信號為低電平的阻態變化不會影響D觸發器的輸出。
結合第二方面,進一步的,輸出預設電壓后,所述憶阻器呈現出高阻態和低阻態的概率相同,利用一定電壓下憶阻器開啟狀態的不確定性作為隨機源,檢測電阻上的分壓的差異,生成真隨機數。
進一步的,所述預設電壓為憶阻器開啟電壓中位數Vm 。
進一步的,若憶阻器為高阻態,所述電阻分壓小于參考電壓,電壓比較器輸出邏輯“0”電平;若憶阻器為低阻態,所述阻分壓大于參考電壓,電壓比較器輸出邏輯“1”電平。
與現有技術相比,本發明所達到的有益效果包括:
本發明提供的憶阻器基于導電細絲建立和斷裂的開關機制,具有結構簡單、易于集成、擦寫速度快、功耗低、可與CMOS工藝兼容等優點,基于憶阻器的真隨機數發生器適用于集成電路;
利用一定電壓下憶阻器開啟狀態的不確定性作為隨機源,檢測電阻上的分壓的差異,從而生成真隨機數;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京郵電大學,未經南京郵電大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210568637.5/2.html,轉載請聲明來源鉆瓜專利網。





