[發明專利]雙極性讀取重試

在審

• 申請號: 202210564179.8
• 申請日: 2022-05-23
• 公開（公告）號: CN115440282A
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 李延純;K·薩爾帕特瓦里;N·N·加杰拉
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C8/08
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 趙子杰

本公開提供用以實施雙極性讀取重試的系統、方法及設備。響應于使用第一量值的讀取電壓來讀取一組存儲器單元的第一結果是錯誤的確定，識別讀取電壓的大于所述第一量值的第二量值以進行所述雙極性讀取重試。在所述重試中，控制器使用電壓驅動器以按第一極性將所述第二量值的第一電壓施加到所述組存儲器單元以獲得讀取所述組存儲器單元的第二結果，且在產生所述第二結果之后并與對所述第二結果進行解碼并行地，按與所述第一極性相反的第二極性施加所述第二量值的第二電壓。

技術領域

本文中所公開的至少一些實施例大體上涉及存儲器系統，且更特定來說但不限于，讀取存儲器單元以檢索數據的技術。

背景技術

存儲器子系統可包含存儲數據的一或多個存儲器裝置。所述存儲器裝置可為例如非易失性存儲器裝置及易失性存儲器裝置。一般來說，主機系統可利用存儲器子系統來將數據存儲在所述存儲器裝置處及從所述存儲器裝置檢索數據。

存儲器裝置可包含具有形成在半導電材料的集成電路裸片上的一或多個存儲器單元陣列的存儲器集成電路。存儲器單元是可個別地使用或操作以存儲數據的最小存儲器單位。一般來說，存儲器單元可存儲一或多個位的數據。

已針對存儲器集成電路開發不同類型的存儲器單元，例如隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、同步動態隨機存取存儲器(SDRAM)、相變存儲器(PCM)、磁隨機存取存儲器(MRAM)、或非(NOR)快閃存儲器、電可擦可編程只讀存儲器(EEPROM)、快閃存儲器等。

一些集成電路存儲器單元是易失性的且需要電力來維持存儲在所述單元中的數據。易失性存儲器的實例包含動態隨機存取存儲器(DRAM)及靜態隨機存取存儲器(SRAM)。

一些集成電路存儲器單元是非易失性的且即使在未被供電時仍可保留經存儲數據。非易失性存儲器的實例包含快閃存儲器、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)及電可擦除可編程只讀存儲器(EEPROM)等。快閃存儲器儲器包含與非(NAND)型快閃存儲器或或非(NOR)型快閃存儲器。NAND存儲器單元是基于NAND邏輯門；且NOR存儲器單元是基于NOR邏輯門。

交叉點存儲器(例如，3D XPoint存儲器)使用非易失性存儲器單元陣列。交叉點存儲器中的存儲器單元是無晶體管的。此類存儲器單元中的每一者可具有作為列一起堆疊在集成電路中的選擇器裝置及任選地相變存儲器裝置。此類列的存儲器單元經由沿彼此垂直的方向延伸的兩層導線連接在集成電路中。兩個層中的一者在存儲器單元上方；而另一層在存儲器單元下方。因此，可在兩個層中沿不同方向延伸的兩根導線的交叉點處個別地選擇每一存儲器單元。交叉點存儲器裝置是快速及非易失性的且可用作用于處理及存儲的統一存儲器集區。

非易失性集成電路存儲器單元可經編程以通過在編程/寫入操作期間將電壓或電壓模式施加到所述存儲器單元來存儲數據。編程/寫入操作將所述存儲器單元設置在對應于被編程/存儲到所述存儲器單元中的數據的狀態。通過檢查所述存儲器單元的狀態，可在讀取操作中檢索存儲在所述存儲器單元中的數據。讀取操作通過施加電壓且確定所述存儲器單元是否在對應于預定義狀態的電壓下變為導電來確定所述存儲器單元的狀態。

發明內容

一方面，本公開提供一種裝置，其包括：一組存儲器單元；電壓驅動器，其連接到所述存儲器單元；及控制器，其耦合到所述電壓驅動器且經配置以使用所述電壓驅動器以對所述存儲器單元進行操作；其中響應于使用第一量值的讀取電壓來讀取所述組存儲器單元的第一結果是錯誤的確定，所述控制器經配置以：確定讀取電壓的第二量值，所述第二量值大于所述第一量值；使用所述電壓驅動器，按第一極性將所述第二量值的第一電壓施加到所述組存儲器單元以獲得讀取所述組存儲器單元的第二結果；及在產生所述第二結果之后，使用所述電壓驅動器，按與所述第一極性相反的第二極性將所述第二量值的第二電壓施加到所述組存儲器單元。