[發明專利]一種半導體結構及其制備方法

在審

• 申請號: 202210541226.7
• 申請日: 2022-05-17
• 公開（公告）號: CN115000053A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 盧經文;朱柄宇
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/06
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 王軍紅;徐川

本公開實施例提供了一種半導體結構及其制備方法，其中，所述制備方法包括：提供襯底；在所述襯底上方形成絕緣層以及貫穿所述絕緣層的多個接觸插塞；在所述絕緣層的上方形成隔離層，所述隔離層中具有多個填充犧牲層的電容孔，所述電容孔在襯底平面上的正投影與所述接觸插塞在襯底平面上的正投影交疊；去除位于所述電容孔內的部分所述犧牲層，形成第一犧牲層，所述第一犧牲層暴露出部分所述接觸插塞的上表面；在所述第一犧牲層的側壁形成間隔件；去除所述第一犧牲層，所述間隔件將所述電容孔分隔為至少兩個子電容孔；在所述子電容孔內形成電容結構。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體結構及其制備方法。

背景技術

隨著制程工藝持續演進，器件集成度不斷提高，元件尺寸不斷地微縮，這加大了電容的制備難度。目前的制程工藝制得的電容器結構往往存在漏電流大、儲存電荷容量低、電容器結構較高等問題。

因此，如何優化電容的制程技術為現階段亟需解決的技術問題。

發明內容

本公開實施例提供了一種半導體結構的制備方法，包括：提供襯底；在所述襯底上方形成絕緣層以及貫穿所述絕緣層的多個接觸插塞；在所述絕緣層的上方形成隔離層，所述隔離層中具有多個填充犧牲層的電容孔，所述電容孔在襯底平面上的正投影與所述接觸插塞在襯底平面上的正投影交疊；去除位于所述電容孔內的部分所述犧牲層，形成第一犧牲層，所述第一犧牲層暴露出部分所述接觸插塞的上表面；在所述第一犧牲層的側壁形成間隔件；去除所述第一犧牲層，所述間隔件將所述電容孔分隔為至少兩個子電容孔；在所述子電容孔內形成電容結構。

在一些實施例中，在所述絕緣層的上方形成隔離層，所述隔離層中具有多個填充犧牲層的電容孔，包括：在所述絕緣層的表面沉積第一隔離層；沿第一方向刻蝕所述第一隔離層，形成沿第一方向延伸的多個第一隔離柵欄，所述第一隔離柵欄暴露出所述接觸插塞的上表面；沉積犧牲層，所述犧牲層覆蓋所述第一隔離柵欄并填充相鄰第一隔離柵欄的間隙；沿與所述第一方向相交的第二方向刻蝕所述犧牲層和部分所述第一隔離柵欄，形成沿第二方向延伸的多個墻狀結構，所述多個墻狀結構暴露出所述絕緣層的上表面；沉積第二隔離層，所述第二隔離層填充相鄰墻狀結構之間的間隙以形成多個沿第二方向延伸的第二隔離柵欄；所述第一隔離柵欄和所述第二隔離柵欄相互交叉限定出多個電容孔。

在一些實施例中，去除位于電容孔內的部分所述犧牲層，形成第一犧牲層，包括：在所述犧牲層和所述隔離層的上方沉積掩膜層；圖案化所述掩膜層形成第一掩膜層，所述第一掩膜層暴露出位于所述電容孔內的所述犧牲層的部分上表面；以第一掩膜層為掩膜刻蝕所述犧牲層。

在一些實施例中，在所述絕緣層的上方形成隔離層，所述隔離層中具有多個填充犧牲層的電容孔，包括：在所述絕緣層的表面沉積隔離層；圖案化所述隔離層形成電容孔，所述電容孔暴露出所述接觸插塞的上表面；在所述電容孔內填充犧牲層。

在一些實施例中，所述第一犧牲層在襯底平面上的正投影面積占所述電容孔在襯底平面上的正投影面積的一半。

在一些實施例中，在所述第一犧牲層的側壁形成間隔件，包括：采用等離子濺射工藝形成所述間隔件，所述間隔件包括氮化物，所述等離子前驅體包括N₂或NH₃。

在一些實施例中，在所述子電容孔內形成電容結構，所述電容結構與所述接觸插塞電連接，包括：沉積下電極層，所述下電極層覆蓋在所述電容孔的側壁和所述間隔件的側壁以及所述接觸插塞的上表面；沉積電容介質層，所述電容介質層覆蓋在所述下電極的表面和所述隔離層的上表面以及所述間隔件的上表面；沉積上電極層，所述上電極層覆蓋在所述電容介質層的表面且填充所述電容孔。

在一些實施例中，沉積下電極層，所述下電極層覆蓋在所述電容孔的側壁和所述間隔件的側壁以及所述接觸插塞的上表面，包括：在所述襯底的上方沉積下電極層，所述下電極層覆蓋所述隔離層、所述間隔件和所述接觸插塞；去除位于所述隔離層上表面和所述間隔件上表面的下電極層。