[發明專利]半導體器件、半導體器件的制造方法和存儲系統在審
| 申請號: | 202210530876.1 | 申請日: | 2022-05-16 |
| 公開(公告)號: | CN115020485A | 公開(公告)日: | 2022-09-06 |
| 發明(設計)人: | 師濤;姚蘭 | 申請(專利權)人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L29/423 | 分類號: | H01L29/423;H01L21/28;H01L27/11521;H01L27/11551;H01L27/11568;H01L27/11578 |
| 代理公司: | 深圳紫藤知識產權代理有限公司 44570 | 代理人: | 熊恒定 |
| 地址: | 430205 湖北省武*** | 國省代碼: | 湖北;42 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制造 方法 存儲系統 | ||
1.一種半導體器件,其特征在于,包括:
襯底,所述襯底包括第一區域和第二區域;
位于所述第一區域的所述襯底上的第一柵氧化層;
位于所述第二區域的所述襯底上的第二柵氧化層,所述第二柵氧化層包括依次覆蓋在所述第二區域的所述襯底上的襯墊氧化層、介質層以及緩沖氧化層。
2.根據權利要求1所述的半導體器件,其特征在于,所述介質層為氮化層。
3.根據權利要求2所述的半導體器件,其特征在于,所述緩沖氧化層包括氧化物和氮氧化物。
4.根據權利要求1所述的半導體器件,其特征在于,所述半導體器件還包括位于所述襯底中的淺溝槽隔離結構,所述襯底上具有為所述淺溝槽隔離結構所隔開的半導體突起,所述第一柵氧化層和所述第二柵氧化層分別覆蓋在所述第一區域和所述第二區域的所述半導體突起上。
5.根據權利要求1所述的半導體器件,其特征在于,所述第一柵氧化層的厚度大于所述第二柵氧化層的厚度。
6.根據權利要求1所述的半導體器件,其特征在于,所述第一區域的工作電壓大于所述第二區域的工作電壓。
7.一種半導體器件的制造方法,其特征在于,包括:
提供襯底,所述襯底包括第一區域和第二區域;
在所述第二區域的所述襯底上形成依次層疊的襯墊氧化層和介質層;
在所述第一區域的所述襯底上形成第一柵氧化層;以及,
在所述介質層上形成緩沖氧化層,以在所述第二區域的所述襯底上形成包括所述襯墊氧化層、所述介質層以及所述緩沖氧化層的第二柵氧化層。
8.根據權利要求7所述的半導體器件的制造方法,其特征在于,所述介質層為氮化層。
9.根據權利要求8所述的半導體器件的制造方法,其特征在于,通過氧化部分所述介質層得到所述緩沖氧化層。
10.根據權利要求9所述的半導體器件的制造方法,其特征在于,所述緩沖氧化層和所述第一柵氧化層在同一氧化工藝中形成。
11.根據權利要求7所述的半導體器件的制造方法,其特征在于,所述提供襯底的步驟之后,還包括:
在襯底中形成淺溝槽隔離結構;
刻蝕所述淺溝槽隔離結構,以形成為刻蝕后的所述淺溝槽隔離結構所隔開的半導體突起。
12.一種存儲系統,其特征在于,包括控制器和三維存儲器,所述控制器耦合至所述三維存儲器并用于控制所述三維存儲器存儲數據,所述三維存儲器包括如權利要求1至6中任一項所述的半導體器件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于長江存儲科技有限責任公司,未經長江存儲科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210530876.1/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





