[發(fā)明專利]脈沖神經(jīng)網(wǎng)絡芯片架構、芯片及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210526421.2
• 申請日: 2022-05-16
• 公開（公告）號: CN115392445A
• 公開（公告）日: 2022-11-25
• 發(fā)明（設計）人: 葉樂;劉影;何為;王志軒;黃如
• 申請（專利權）人: 杭州未名信科科技有限公司;浙江省北大信息技術高等研究院
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 北京致科知識產權代理有限公司 11672
• 代理人: 魏紅雅

1.一種脈沖神經(jīng)網(wǎng)絡芯片架構，其特征在于，包括：閾值交叉型數(shù)據(jù)轉換器、事件預檢測器、決策決定器和至少兩層的脈沖神經(jīng)網(wǎng)絡，

所述閾值交叉型數(shù)據(jù)轉換器，用于將輸入模擬信號進行時間域上編碼，輸出模擬信號跨越每一個電壓閾值的第一路脈沖信號以及模擬信號跨越每一個電壓閾值方向的第二路脈沖信號；

所述事件預檢測器，用于根據(jù)第一路脈沖信號和第二路脈沖信號確定事件的開始時間和結束時間；

其中，脈沖神經(jīng)網(wǎng)絡的層間為全連接，第一層神經(jīng)元由閾值交叉型數(shù)據(jù)轉換器的兩路脈沖輸出信號驅動，其他層的神經(jīng)元由前一層的輸出脈沖驅動，決策決定器根據(jù)最后一層神經(jīng)元的輸出脈沖信號輸出推斷結果。

2.根據(jù)權利要求1所述的架構，其特征在于，還包括：權重讀寫模塊，用于控制神經(jīng)元存儲的用于神經(jīng)元計算的權重的讀寫。

3.根據(jù)權利要求2所述的架構，其特征在于，脈沖神經(jīng)網(wǎng)絡中每個神經(jīng)元單元包括樹突電路、含有膜電位電容的突觸電路、胞體電路和時間規(guī)劃模塊，

所述樹突電路，用于根據(jù)閾值交叉型數(shù)據(jù)轉換器的兩路脈沖輸出信號或前一層神經(jīng)元胞體電路的輸出脈沖信號生成復位信號和與復位信號不交疊的計算信號；

所述突觸電路，用于存儲權重，并根據(jù)存儲的權重和樹突電路輸出執(zhí)行膜電位電容的電位積累操作，所述權重用于表示神經(jīng)元之間的連接強度，以數(shù)字補碼方式存儲于突觸電路中；

所述胞體電路，用于比較膜電位電容的膜電位與脈沖發(fā)放閾值電壓，確定是否輸出脈沖信號；

所述時間規(guī)劃模塊，用于根據(jù)第一路脈沖信號/第二路脈沖信號或前一層神經(jīng)元單元輸出的使能信號產生時序，以使閾值電壓在胞體執(zhí)行比較操作前存儲至閾值電容，以及觸發(fā)胞體執(zhí)行比較操作。

4.根據(jù)權利要求3所述的架構，其特征在于，所述復位信號包括興奮復位信號和與興奮復位信號反相的抑制復位信號，計算信號包括興奮計算信號和與興奮計算信號反相的抑制計算信號。

5.根據(jù)權利要求3所述的架構，其特征在于，所述突觸電路包括鎖存器單元和膜電位積累電路，鎖存器單元用于存儲以數(shù)字補碼形式表示的權重，膜電位積累電路用于將鎖存器存儲的權重與樹突電路輸出的計算信號進行運算并控制膜電位電容的電壓增減。

6.根據(jù)權利要求3所述的架構，其特征在于，還包括：配置模塊，用于配置脈沖神經(jīng)網(wǎng)絡的神經(jīng)元層間觸發(fā)使能機制。

7.根據(jù)權利要求1-6中任一項所述的架構，其特征在于，所述決策決定器，用于對最后一層神經(jīng)元的輸出脈沖信號進行計數(shù)統(tǒng)計并進行推斷，當事件預檢測器的結束時間到來時，將推斷結果輸出。

8.根據(jù)權利要求7所述的架構，其特征在于，所述決策決定器包括比較器和與最后一層神經(jīng)元個數(shù)相同的異步計數(shù)器，每個異步計數(shù)器對與其連接的神經(jīng)元輸出脈沖信號進行計數(shù)，比較器的使能信號為事件預檢測器生成時間窗的結束時間對應的脈沖沿，當比較器使能信號有效時，輸出異步計數(shù)器計數(shù)較大的計數(shù)結果。

9.一種智能物聯(lián)網(wǎng)芯片，其特征在于，包括系統(tǒng)級芯片、模塊級芯片和電路級芯片，

其中，系統(tǒng)級芯片包括喚醒芯片和由喚醒芯片基于事件驅動的多個高性能芯片；

模塊級芯片，包括多個功能處理模塊，每個功能處理模塊均由事件驅動；

電路級芯片采用如權利要求1-8中任一項所述的脈沖神經(jīng)網(wǎng)絡芯片架構。

10.一種智能物聯(lián)網(wǎng)系統(tǒng)，其特征在于，包括多個物聯(lián)網(wǎng)芯片，所述物聯(lián)網(wǎng)芯片采用如權利要求1-8中任一項所述的脈沖神經(jīng)網(wǎng)絡芯片架構。