[發(fā)明專利]單路斜坡型模擬像素驅(qū)動電路及其驅(qū)動方法有效
| 申請?zhí)枺?/td> | 202210517656.5 | 申請日： | 2022-05-13 |
| 公開（公告）號： | CN114758621B | 公開（公告）日： | 2023-07-21 |
| 發(fā)明（設(shè)計）人： | 代永平;代玉;張俊;劉艷艷 | 申請（專利權(quán)）人： | 南開大學(xué) |
| 主分類號： | G09G3/3225 | 分類號： | G09G3/3225;G09G3/36 |
| 代理公司： | 天津耀達律師事務(wù)所 12223 | 代理人： | 張耀 |
| 地址： | 300350 天津*** | 國省代碼： | 天津;12 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 斜坡 模擬 像素 驅(qū)動 電路 及其 方法 | ||
1.單路斜坡型模擬像素驅(qū)動電路，其特征是：該電路由數(shù)字信號鎖存器、計數(shù)器、使能數(shù)字信號比較器、斜坡信號放大器、斜坡信號傳輸門、像素尋址存儲電路、模擬顯示放大器、模擬顯示傳輸門、像素輸出電極電路以及顯示數(shù)字信號輸入總線、比較器復(fù)位信號線、斜坡信號線、斜坡偏置電壓供給線、行尋址信號線、像素偏置電壓供給線、全局顯示正相信號線、全局顯示反相信號線、列顯示模擬信號線共同構(gòu)成，
且有所述斜坡信號線、所述斜坡信號放大器、所述斜坡信號傳輸門、所述列顯示模擬信號線、所述像素尋址存儲電路、所述模擬顯示放大器、所述模擬顯示傳輸門通過電學(xué)串聯(lián)形成一路功能電路以處理由四段波形相連構(gòu)建的斜坡信號，
且所述模擬顯示傳輸門輸出電平信號至所述像素輸出電極電路，且所述數(shù)字信號鎖存器的位數(shù)與所述計數(shù)器的位數(shù)相同，且還配置有：第2連接線、第5連接線、第6連接線、復(fù)位連接線、第1控制線、電源供給線、接地線，且所述數(shù)字信號鎖存器通過所述第2連接線接收由所述顯示數(shù)字信號輸入總線傳輸?shù)亩辔粩?shù)字信號進行存儲，且所述使能數(shù)字信號比較器通過所述第5連接線接收由所述計數(shù)器發(fā)送的多位計數(shù)數(shù)字信號、通過所述第6連接線接收由所述數(shù)字信號鎖存器發(fā)送的多位存儲數(shù)字信號、通過所述復(fù)位連接線接收由所述比較器復(fù)位信號線發(fā)送的復(fù)位電平信號、通過所述第1控制線向所述斜坡信號傳輸門發(fā)送控制電平信號；
所述斜坡信號放大器配置有斜坡放大偏置端、斜坡放大輸入端、斜坡放大輸出端，且所述斜坡信號傳輸門配置有斜坡傳輸控制端、斜坡傳輸輸入端、斜坡傳輸輸出端，且所述像素尋址存儲電路配置有像素尋址控制端、像素存儲輸入端、像素存儲輸出端，且所述模擬顯示放大器配置有顯示放大偏置端、顯示放大輸入端、顯示放大輸出端，且所述模擬顯示傳輸門配置有顯示傳輸反相控制端、顯示傳輸正相控制端、顯示傳輸輸入端、顯示傳輸輸出端，且所述像素輸出電極電路配置有像素模擬信號輸出電極，
且所述使能數(shù)字信號比較器具備當(dāng)通過所述復(fù)位連接線收到所述比較器復(fù)位信號線上傳輸?shù)氖鼓苄盘柹仙赜|發(fā)時向所述第1控制線輸出高電平、當(dāng)通過所述第6連接線從所述數(shù)字信號鎖存器接收的數(shù)字信號與通過所述第5連接線從所述計數(shù)器接收的數(shù)字信號進行比較后且當(dāng)這兩個數(shù)字信號相同時向所述第1控制線輸出低電平。
2.根據(jù)權(quán)利要求1所述的單路斜坡型模擬像素驅(qū)動電路，其特征是：所述斜坡信號放大器由采用P型放大器偏置端充當(dāng)所述斜坡放大偏置端、P型放大器輸入端充當(dāng)所述斜坡放大輸入端、P型放大器輸出端充當(dāng)所述斜坡放大輸出端的PMOS型雙管共漏放大器或者采用N型放大器偏置端充當(dāng)所述斜坡放大偏置端、N型放大器輸入端充當(dāng)所述斜坡放大輸入端、N型放大器輸出端充當(dāng)所述斜坡放大輸出端的NMOS型雙管共漏放大器之一組成，且所述斜坡放大偏置端與所述斜坡偏置電壓供給線相連、所述斜坡放大輸入端與所述斜坡信號線相連，
且所述斜坡信號傳輸門由至少包含第3-PMOS柵極、第3-PMOS漏極、第3-PMOS源極的第3-PMOS管和至少包含第3-NMOS柵極、第3-NMOS漏極、第3-NMOS源極的第3-NMOS管以及至少包含第4-PMOS柵極、第4-PMOS漏極、第4-PMOS源極的第4-PMOS管和至少包含第4-NMOS柵極、第4-NMOS漏極、第4-NMOS源極的第4-NMOS管組成，且還配置有：電源供給線、接地線，且所述第4-NMOS柵極、第4-PMOS柵極、第3-NMOS柵極相連構(gòu)成所述斜坡傳輸控制端，且所述第4-NMOS源極、第4-PMOS漏極、第3-PMOS柵極相互連接，且所述第4-PMOS源極連接至所述電源供給線以及所述第4-NMOS漏極連接至所述接地線、所述第3-PMOS漏極和所述第4-NMOS源極相連構(gòu)成所述斜坡傳輸輸入端、所述第3-PMOS源極和所述第3-NMOS漏極相連構(gòu)成所述斜坡傳輸輸出端，且所述斜坡傳輸輸入端與所述斜坡放大輸出端相連、所述斜坡傳輸輸出端與所述列顯示模擬信號線相連。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于南開大學(xué)，未經(jīng)南開大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210517656.5/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
