[發(fā)明專利]一種基于級聯(lián)方案的CV-QKD殘余誤碼分步消除的方法與裝置

在審

• 申請?zhí)枺?/td>: 202210517045.0
• 申請日: 2022-05-13
• 公開（公告）號: CN114884519A
• 公開（公告）日: 2022-08-09
• 發(fā)明（設(shè)計）人: 李揚;周創(chuàng);徐兵杰;黃偉;馬荔;楊杰;羅鈺杰;張帥;胡金龍;吳梅;張亮亮
• 申請（專利權(quán)）人: 中國電子科技集團公司第三十研究所
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 51214
• 代理人: 王會改

本發(fā)明公開了一種基于級聯(lián)方案的CV?QKD殘余誤碼分步消除的方法與裝置，所述方法在所述裝置的級聯(lián)連接的殘余誤碼消除單元中均設(shè)置了門限值，其中，第一個殘余誤碼消除單元設(shè)定一個數(shù)值較大的門限值，用于糾正譯碼判決LLR值絕對值較大的錯誤比特，然后在后續(xù)殘余誤碼消除單元中不斷減小門限值，逐漸糾正余下的錯誤比特，從而使譯碼后的碼元比特與矩陣的轉(zhuǎn)置相乘得到的校正子與發(fā)送端產(chǎn)生的校正子相同。本發(fā)明能夠有效降低系統(tǒng)譯碼FER、提升CV?QKD系統(tǒng)安全碼率。

技術(shù)領(lǐng)域

本發(fā)明涉及量子密鑰技術(shù)領(lǐng)域，特別是一種基于級聯(lián)方案的CV-QKD殘余誤碼分步消除的方法與裝置。

背景技術(shù)

針對誤碼殘余問題，現(xiàn)有的解決辦法都有相應(yīng)的一些限制條件。例如，在申請?zhí)枺?021115885801.5的專利中，針對譯碼后各變量節(jié)點用于譯碼判決的對數(shù)似然比(LogLikelihood Ratio,LLR)值的絕對值，其提出的消除誤碼殘余的方法要求譯碼錯誤的比特對應(yīng)的LLR值絕對值要小，要求譯碼正確的比特對應(yīng)的LLR值的絕對值要較大，然后便能通過設(shè)定門限值的方式來將譯碼正確的比特和譯碼錯誤的比特有效區(qū)分(LLR值絕對值小于等于設(shè)定的門限值的判定為譯碼錯誤)，再對譯碼錯誤的比特進行相應(yīng)處理，能有效降低譯碼后的FER。

LDPC碼的碼率越低，則譯碼過程中需要的迭代次數(shù)就越多，而基于FPGA設(shè)計的LDPC碼譯碼器由于使用定點數(shù)表示譯碼過程中的數(shù)據(jù)時存在一定誤差，并且相應(yīng)的誤差會隨著迭代次數(shù)增加不斷累加，所以已有的基于FPGA設(shè)計的低碼率LDPC碼譯碼器的譯碼結(jié)果不但FER很高，而且譯碼判決的比特并不能通過相應(yīng)的LLR值絕對值進行有效區(qū)分，即存在部分譯碼錯誤的比特對應(yīng)的用于譯碼判決的LLR值絕對值較大的情形。當直接使用申請?zhí)枺?021115885801.5專利中的方法進行誤碼殘余消除時，若相應(yīng)的門限值取值較小，一些譯碼錯誤的比特便不能被統(tǒng)計到，從而無法被處理，F(xiàn)ER也無法降低。所以只有選擇設(shè)置較大的門限值才能將所有的譯碼錯誤比特統(tǒng)計在內(nèi)，但這同時也將大量譯碼正確的比特加入到了待處理的序列當中，使得可以用來糾正錯誤比特的可靠數(shù)據(jù)大量減少。經(jīng)統(tǒng)計發(fā)現(xiàn)，對于有的情況(比如，較長傳輸距離的情況)，該方法在執(zhí)行結(jié)束后，只有部分譯碼錯誤的比特被糾正，F(xiàn)ER降低的效果有限。因此，需要采用新的方法進一步降低FER。

發(fā)明內(nèi)容

鑒于此，本發(fā)明提供一種基于級聯(lián)方案的CV-QKD殘余誤碼分步消除的方法與裝置，有效降低系統(tǒng)譯碼FER、提升CV-QKD系統(tǒng)安全碼率。

本發(fā)明公開了一種基于級聯(lián)方案的CV-QKD殘余誤碼分步消除的裝置，包括N個級聯(lián)連接的殘余誤碼消除單元，N為正整數(shù)；其中，第一級殘余誤碼消除單元用于殘余誤碼的第一次消除，第i級殘余誤碼消除單元用于殘余誤碼的第i次消除，i∈[2,N]。

進一步地，所述第i級殘余誤碼消除單元設(shè)置的第i個門限值小于第i-1級殘余誤碼消除單元設(shè)置的第i-1個門限值。

進一步地，所述第一級殘余誤碼消除單元與所述第i級殘余誤碼消除單元的結(jié)構(gòu)相同。

進一步地，所述第一級殘余誤碼消除單元設(shè)置在CV-QKD系統(tǒng)中的誤碼糾錯模塊后；所述第一級殘余誤碼消除單元包括：

檢驗矩陣存儲模塊，用于存儲發(fā)送端校驗矩陣；

LLR值存儲模塊，用于接收并存儲譯碼糾錯模塊輸出的碼元比特的LLR值；

錯誤比特列下標集合生成模塊，將LLR值存儲模塊存儲的LLR值與設(shè)定的門限做對比，其中小于門限值的LLR值對應(yīng)的列下標構(gòu)成標識錯誤比特所在位置的集合e；然后根據(jù)集合e確定不需要糾錯的比特對應(yīng)的列下標集合e'；同時還根據(jù)接收錯誤比特糾錯模塊的結(jié)果對集合e進行更新；

校正子計算模塊，用于根據(jù)校驗矩陣存儲模塊中的校驗矩陣，計算錯誤比特列下標集合生成模塊中最新的集合e以及集合e'對應(yīng)的校正子；