[發(fā)明專利]電壓自適應(yīng)調(diào)整電路和芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202210510097.5
• 申請(qǐng)日: 2022-05-11
• 公開（公告）號(hào): CN114779870B
• 公開（公告）日: 2023-10-20
• 發(fā)明（設(shè)計(jì)）人: 馬榮毅
• 申請(qǐng)（專利權(quán)）人: 中科芯磁科技（珠海）有限責(zé)任公司
• 主分類號(hào): G05F1/625
• 分類號(hào): G05F1/625
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 霍文娟

本申請(qǐng)?zhí)峁┝艘环N電壓自適應(yīng)調(diào)整電路和芯片。該電路包括自適應(yīng)控制電路和電壓調(diào)整電路，其中，自適應(yīng)控制電路包括時(shí)鐘檢測(cè)模塊和配置碼調(diào)整模塊，時(shí)鐘檢測(cè)模塊的輸出端與配置碼調(diào)整模塊的輸入端電連接，時(shí)鐘檢測(cè)模塊用于產(chǎn)生調(diào)整信號(hào)，配置碼調(diào)整模塊用于根據(jù)調(diào)整信號(hào)調(diào)整當(dāng)前配置碼，得到目標(biāo)配置碼；電壓調(diào)整電路，電壓調(diào)整電路的輸入端與配置碼調(diào)整模塊的輸出端電連接，電壓調(diào)整電路的輸出端與時(shí)鐘檢測(cè)模塊的輸入端電連接，用于根據(jù)目標(biāo)配置碼產(chǎn)生對(duì)應(yīng)的目標(biāo)電壓。本方案解決了現(xiàn)有技術(shù)中無法自適應(yīng)調(diào)整基于FDSOI工藝的芯片的背偏電壓使背偏電壓穩(wěn)定的問題。

技術(shù)領(lǐng)域

本申請(qǐng)涉及集成電路技術(shù)領(lǐng)域，具體而言，涉及一種電壓自適應(yīng)調(diào)整電路和芯片。

背景技術(shù)

降低芯片的功耗是當(dāng)前集成電路在設(shè)計(jì)和應(yīng)用過程中需要解決的關(guān)鍵問題，傳統(tǒng)的降低功耗方法是通過降低芯片的運(yùn)行時(shí)鐘頻率或者工作電壓來實(shí)現(xiàn)，但是這兩種方法均有可能影響芯片工作性能。現(xiàn)有技術(shù)可以分為兩類，基于芯片系統(tǒng)的方法和基于工藝的方法。其中基于芯片系統(tǒng)的方法均是集中基于體硅工藝產(chǎn)品，由于體硅工藝的局限性，只能調(diào)節(jié)芯片的電源電壓，即工作電壓，這種情況下芯片能夠調(diào)節(jié)的電壓只有電源電壓參數(shù)，且調(diào)節(jié)幅度只有±10％，其對(duì)芯片功耗影響較小。而對(duì)于FDSOI(Fully Depleted-Silicon-On-Insulator)工藝在電源電壓參數(shù)之外，還提供了一個(gè)新參數(shù)“背偏電壓”，該“背偏電壓”可以控制芯片的速度和壓電性能，且調(diào)節(jié)幅度為±50％以上，因此調(diào)節(jié)“背偏電壓”可以大幅度來實(shí)現(xiàn)芯片低功耗。

FD-SOI晶體管結(jié)構(gòu)如圖1所示，包括硅襯底301、N阱區(qū)302、P阱區(qū)303，埋氧層304、頂層硅305、隔離結(jié)構(gòu)306以及設(shè)置在頂層硅305中的兩個(gè)P區(qū)307和兩個(gè)N區(qū)308，與CMOS晶體管相比，增加了埋氧層304，增加了兩個(gè)電壓參數(shù)：V_P和V_N。V_P和V_N為FD-SOI晶體管的背偏電壓，其可以調(diào)節(jié)FD-SOI的閾值，進(jìn)而達(dá)到控制芯片的功耗和性能作用。因此在FD-SOI工藝的芯片中，除了V_CC參數(shù)外，還可以控制背偏電壓參數(shù)V_P、V_N來調(diào)節(jié)芯片的電壓，進(jìn)而調(diào)節(jié)芯片的功耗和性能。但是，基于FD-SOI工藝缺少自適應(yīng)調(diào)節(jié)背偏置電壓的方法，從而無法自適應(yīng)控制芯片運(yùn)行功耗。

因此，亟需一種可以實(shí)現(xiàn)調(diào)節(jié)背偏置電壓的電路。

在背景技術(shù)部分中公開的以上信息只是用來加強(qiáng)對(duì)本文所描述技術(shù)的背景技術(shù)的理解，因此，背景技術(shù)中可能包含某些信息，這些信息對(duì)于本領(lǐng)域技術(shù)人員來說并未形成在本國(guó)已知的現(xiàn)有技術(shù)。

發(fā)明內(nèi)容

本申請(qǐng)的主要目的在于提供一種電壓自適應(yīng)調(diào)整電路和芯片，以解決現(xiàn)有技術(shù)中無法自適應(yīng)調(diào)整基于FDSOI工藝的芯片的背偏電壓使背偏電壓穩(wěn)定的問題。

為了實(shí)現(xiàn)上述目的，根據(jù)本申請(qǐng)的一個(gè)方面，提供了一種電壓自適應(yīng)調(diào)整電路，包括自適應(yīng)控制電路和電壓調(diào)整電路，其中，所述自適應(yīng)控制電路包括時(shí)鐘檢測(cè)模塊和配置碼調(diào)整模塊，所述時(shí)鐘檢測(cè)模塊的輸出端與配置碼調(diào)整模塊的輸入端電連接，所述時(shí)鐘檢測(cè)模塊用于產(chǎn)生調(diào)整信號(hào)，所述配置碼調(diào)整模塊用于根據(jù)所述調(diào)整信號(hào)來調(diào)整當(dāng)前配置碼，得到目標(biāo)配置碼；所述電壓調(diào)整電路的輸入端與所述配置碼調(diào)整模塊的輸出端電連接，所述電壓調(diào)整電路的輸出端與所述時(shí)鐘檢測(cè)模塊的輸入端電連接，用于根據(jù)所述目標(biāo)配置碼產(chǎn)生對(duì)應(yīng)的目標(biāo)電壓，所述目標(biāo)電壓包括目標(biāo)正電壓和目標(biāo)負(fù)電壓。

進(jìn)一步地，所述時(shí)鐘檢測(cè)模塊包括振蕩器和鑒頻鑒相器，其中，所述振蕩器的輸入端與所述電壓調(diào)整電路的輸出端電連接，所述振蕩器用于根據(jù)所述目標(biāo)電壓產(chǎn)生對(duì)應(yīng)的反饋時(shí)鐘信號(hào)；所述鑒頻鑒相器的輸入端與所述振蕩器的輸出端電連接，且所述鑒頻鑒相器的輸出端與所述配置碼調(diào)整模塊的輸入端電連接，所述鑒頻鑒相器用于至少根據(jù)所述反饋時(shí)鐘信號(hào)的上升沿的個(gè)數(shù)以及參考時(shí)鐘信號(hào)的上升沿的個(gè)數(shù)確定所述調(diào)整信號(hào)。