[發(fā)明專利]基于FPGA和CPU協(xié)同工作的高速關(guān)鍵字過濾方法

在審

• 申請?zhí)枺?/td>: 202210509758.2
• 申請日: 2022-05-11
• 公開（公告）號: CN114968872A
• 公開（公告）日: 2022-08-30
• 發(fā)明（設(shè)計）人: 畢順利;吳淑艷
• 申請（專利權(quán)）人: 天津光電聚能專用通信設(shè)備有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42;G06F15/163;G06F15/78
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 李麗萍

1.一種基于FPGA和CPU協(xié)同工作的高速關(guān)鍵字過濾方法，在CPU中，數(shù)據(jù)發(fā)送線程和數(shù)據(jù)接收線程是兩個線程，其特征在于，

所述的數(shù)據(jù)發(fā)送線程中包括以下步驟：

1)關(guān)鍵字設(shè)置：

每個會話設(shè)置1-8組關(guān)鍵字，每組關(guān)鍵字長度為1-32byte，F(xiàn)PGA內(nèi)部緩存中每個會話關(guān)鍵字配置空間為256byte，每組所述關(guān)鍵字均配置有對應(yīng)會話號，F(xiàn)PGA內(nèi)部緩存中最多支持64個會話；

接收電腦通過串口配置的關(guān)鍵字，該關(guān)鍵字的長度記為L；判斷L的大小，

如果L＜32byte，用KEY_MASK指示關(guān)鍵字有效長度，生成關(guān)鍵字KEY及其關(guān)鍵字掩碼KEY_MASK，執(zhí)行步驟2)；

如果32byte＜L≤256byte，將關(guān)鍵字空間進行級聯(lián)，生成關(guān)鍵字KEY及其關(guān)鍵字掩碼KEY_MASK，并以DATA_MASK用于指示關(guān)鍵字之間的級聯(lián)關(guān)系，執(zhí)行步驟2)；

如果L＞256byte，向電腦發(fā)回關(guān)鍵字長度超長的提示；

2)關(guān)鍵字下發(fā)：

將生成的關(guān)鍵字的會話號、關(guān)鍵字KEY、關(guān)鍵字掩碼KEY_MASK和以DATA_MASK表示的關(guān)鍵字級聯(lián)關(guān)系通過PCIE下發(fā)至FPGA內(nèi)部緩存中；

與此同時，CPU判斷當(dāng)前會話的數(shù)據(jù)包的文件格式是否為純文本數(shù)據(jù)格式，如果是純文本數(shù)據(jù)格式，將當(dāng)前會話的數(shù)據(jù)包通過PCIE下發(fā)至FPGA內(nèi)部緩存中；如果不是純文本數(shù)據(jù)格式，將當(dāng)前會話的數(shù)據(jù)包進行緩存，直至當(dāng)前會話的數(shù)據(jù)包接收完畢，將非文本數(shù)據(jù)格式的文件數(shù)據(jù)轉(zhuǎn)換為純文本數(shù)據(jù)格式的數(shù)據(jù)通過PCIE下發(fā)至FPGA內(nèi)部緩存中；

3)關(guān)鍵字過濾：所述FPGA根據(jù)數(shù)據(jù)包中會話號對應(yīng)的關(guān)鍵字信息對接收到CPU的數(shù)據(jù)包進行關(guān)鍵字過濾；

4)判斷完成過濾的關(guān)鍵字是否存在級聯(lián)關(guān)系DATA_MASK，如果存在，則進入級聯(lián)結(jié)果處理，如果不存在，則執(zhí)行步驟5)；

級聯(lián)結(jié)果處理：首先判斷關(guān)鍵字1和關(guān)鍵字2是否存在級聯(lián)關(guān)系，如果關(guān)鍵字1和關(guān)鍵字2不存在級聯(lián)則輸出關(guān)鍵字1過濾的結(jié)果進入關(guān)鍵字2和關(guān)鍵字3級聯(lián)判斷狀態(tài)，如果關(guān)鍵字1和關(guān)鍵字2存在級聯(lián)關(guān)系，則直接進入關(guān)鍵字2和關(guān)鍵字3級聯(lián)判斷狀態(tài)，在關(guān)鍵字2和關(guān)鍵字3級聯(lián)判斷狀態(tài)判斷關(guān)鍵字2和關(guān)鍵字3的級聯(lián)狀態(tài)，如果關(guān)鍵字2和關(guān)鍵字3不存在級聯(lián)關(guān)系，則需要輸出關(guān)鍵字1和關(guān)鍵字2級聯(lián)的關(guān)系以及過濾結(jié)果后進入關(guān)鍵3與關(guān)鍵字4級聯(lián)判斷狀態(tài)；如果不存在級聯(lián)關(guān)系直接進入關(guān)鍵3與關(guān)鍵字4級聯(lián)判斷狀態(tài)以此類推，直到判斷所有關(guān)鍵字過濾結(jié)果與級聯(lián)的關(guān)系，輸出級聯(lián)和過濾結(jié)果，并執(zhí)行步驟5)；

步驟5)將關(guān)鍵字過濾的結(jié)果上報給CPU，上報的結(jié)果包括過濾命中的結(jié)果、會話號、關(guān)鍵字命中的位置，如果完成過濾的關(guān)鍵字存在有級聯(lián)關(guān)系DATA_MASK，則還包括級聯(lián)的結(jié)果；

所述的數(shù)據(jù)接收線程一直在等待FPGA端是否有上報的關(guān)鍵字過濾結(jié)果的數(shù)據(jù)包；如果有，則通過對外接口將過濾的結(jié)果發(fā)送給數(shù)據(jù)源端。

2.根據(jù)權(quán)利要求2所述的基于FPGA和CPU協(xié)同工作的高速關(guān)鍵字過濾方法，其特征在于，步驟2)中，對于不同的會話，用戶按照會話號配置關(guān)鍵字過濾信息，在FPGA中按照關(guān)鍵字的會話號、關(guān)鍵字KEY、關(guān)鍵字掩碼KEY_MASK和關(guān)鍵字級聯(lián)關(guān)系DATA_MASK進行存儲；當(dāng)數(shù)據(jù)包來臨時，根據(jù)數(shù)據(jù)包中關(guān)鍵字的會話號在FPGA中取出當(dāng)前會話的關(guān)鍵字信息進行更新。