[發(fā)明專利]一種Tbps級高集成度的硅基板光互連引擎布局方式有效
| 申請?zhí)枺?/td> | 202210506908.4 | 申請日: | 2022-05-10 |
| 公開(公告)號: | CN114895412B | 公開(公告)日: | 2023-05-09 |
| 發(fā)明(設(shè)計)人: | 付全飛;周琪;彭寒勤;黃君彬;楊勇;陳紀(jì)輝;童小琴 | 申請(專利權(quán))人: | 深圳市埃爾法光電科技有限公司 |
| 主分類號: | G02B6/43 | 分類號: | G02B6/43;G02B6/42 |
| 代理公司: | 北京冠和權(quán)律師事務(wù)所 11399 | 代理人: | 趙銀萍 |
| 地址: | 518000 廣東省深圳市龍華區(qū)*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 tbps 集成度 硅基板光 互連 引擎 布局 方式 | ||
本發(fā)明公開了一種Tbps級高集成度的硅基板光互連引擎布局方式,包括:在基板的中部布局芯片放置區(qū)域,所述芯片放置區(qū)域的外側(cè)布局有保護區(qū)域,所述保護區(qū)域的左側(cè)布局有VCSEL/PD區(qū)域,所述保護區(qū)域的右側(cè)和下側(cè)布局有焊盤區(qū)域,所述焊盤區(qū)域遠(yuǎn)離所述保護區(qū)域的外側(cè)布局有過孔區(qū)域,所述VCSEL/PD區(qū)域的左側(cè)以及所述過孔區(qū)域的右側(cè)布局有LENS粘接區(qū)域。采用本發(fā)明布局方式使得光互連引擎的布局集成密度提升,并且集成密度可提高至1Tb/s·cmsupgt;2/supgt;,與傳統(tǒng)的光引擎相比,采用本發(fā)明的布局方式能夠使得光引擎高速傳輸?shù)臄?shù)據(jù)容量增加,傳輸Tb級別數(shù)據(jù)時的效率明顯提升,能夠滿足交換機的高速數(shù)據(jù)傳輸要求。
技術(shù)領(lǐng)域
本發(fā)明涉及光互連引擎技術(shù)領(lǐng)域,更具體地說,本發(fā)明涉及一種Tbps級高集成度的硅基板光互連引擎布局方式。
背景技術(shù)
在數(shù)據(jù)中心機架單元(RU)中,隨著交換機的速度從12.8T增加到25.6T、51.2T和102.4T,市場對可插拔光引擎的傳輸速率提出更高的要求,而現(xiàn)有傳統(tǒng)光引擎可高速傳輸?shù)臄?shù)據(jù)容量小,傳輸Tb級別數(shù)據(jù)時存在時間長、速度慢、信號延遲等問題,難以滿足交換機的高速數(shù)據(jù)傳輸要求。
光互連引擎的集成密度是指在相同面積下傳輸?shù)男盘杺鬏斔俾拭芏龋苄酒CSEL(Vertical?Cavity?Surface?Emitting?Laser,垂直腔面發(fā)射激光器)、PD(PhotoDiode,光電二極管/光電探測器)、Lens(透鏡;鏡片)及焊盤尺寸的限制,現(xiàn)有Tbps(TeraBytes?per?second,兆兆;太比特每秒)級可插拔嵌入式硅基板光互連引擎的集成密度僅為0.06Tb/s·cm2,當(dāng)實際應(yīng)用時要求密度集成更高時,難以滿足需求;所以有必要改進光互連引擎的布局方式,來提高集成密度。
在現(xiàn)有技術(shù)中,陣列基板的制作過程中,不同金屬膜層之間的搭接一般需要通過在金屬膜層之間的絕緣膜層中制作過孔實現(xiàn),過孔也稱金屬化孔,在雙面板和多層板中,為連通各層之間的印制導(dǎo)線,在各層需要連通的導(dǎo)線的交匯處鉆上一個公共孔,即過孔;在工藝上,過孔的孔壁圓柱面上用化學(xué)沉積的方法鍍上一層金屬,用以連通中間各層需要連通的銅箔,而過孔的上下兩面做成圓形焊盤形狀,過孔的參數(shù)主要有孔的外徑和鉆孔尺寸。
如附圖1和附圖2所示為現(xiàn)有技術(shù)中常規(guī)基板的布局方式以及過孔的位置,可見原有芯片、過孔、焊盤設(shè)置的布局方式密度低。
因此,提出一種Tbps級高集成度的硅基板光互連引擎布局方式,以至少部分地解決現(xiàn)有技術(shù)中存在的問題。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念,這將在具體實施方式部分中進一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征,更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
為至少部分地解決上述問題,本發(fā)明提供了一種Tbps級高集成度的硅基板光互連引擎布局方式,包括:在基板的中部布局芯片放置區(qū)域,所述芯片放置區(qū)域的外側(cè)布局有保護區(qū)域,所述保護區(qū)域的左側(cè)布局有VCSEL/PD區(qū)域,所述保護區(qū)域的右側(cè)和下側(cè)布局有焊盤區(qū)域,所述焊盤區(qū)域遠(yuǎn)離所述保護區(qū)域的外側(cè)布局有過孔區(qū)域,所述VCSEL/PD區(qū)域的左側(cè)以及所述過孔區(qū)域的右側(cè)布局有LENS粘接區(qū)域。
優(yōu)選的是,所述基板為矩形,所述芯片放置區(qū)域為矩形,所述VCSEL/PD區(qū)域為矩形,所述焊盤區(qū)域和過孔區(qū)域均為向左側(cè)旋轉(zhuǎn)90度的L形,所述LENS粘接區(qū)域為兩個對稱設(shè)置的矩形。
優(yōu)選的是,所述基板的尺寸為4.3mm*2.6mm,所述LENS粘接區(qū)域的矩形的寬度為0.4mm,位于所述焊盤區(qū)域下側(cè)的過孔區(qū)域的寬度為0.15mm,位于所述焊盤區(qū)域右側(cè)的過孔區(qū)域的寬度為0.25mm。
優(yōu)選的是,所述保護區(qū)域為矩形框狀。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市埃爾法光電科技有限公司,未經(jīng)深圳市埃爾法光電科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210506908.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





