[發明專利]一種芯片集成設計方法

有效

• 申請號: 202210502679.9
• 申請日: 2022-05-10
• 公開（公告）號: CN114818553B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 張輔云;刁永翔;李兵
• 申請（專利權）人: 無錫眾星微系統技術有限公司
• 主分類號: G06F30/30
• 分類號: G06F30/30;G06F111/20;G06F115/12
• 代理公司: 北京動力號知識產權代理有限公司 11775
• 代理人: 董鋼

本發明提供了一種芯片集成設計方法，該方法包括：在模板中定義芯片各模塊的層次結構；在模板中設置模塊的RTL文件路徑，同時設置模塊名，以及是否屬于待生成RTL代碼的模塊；對已生成RTL代碼的模塊的RTL文件進行分析，提取模塊的端口連接信息和參數信息；接收用戶在模板中添加的模塊間未連接端口的連接信息及模塊的實例化參數值；利用腳本工具分析添加后的模板，對待生成RTL代碼的模塊生成模塊的RTL代碼；對已定義端口連接信息的模塊生成對應的端口連接，對已定義參數值的模塊利用已定義參數值對模塊進行實例化。本發明通過自動生成RTL設計代碼避免了人為錯誤，通過快速收斂的芯片集成設計過程提高了芯片集成的設計開發效率。

技術領域

本發明屬于芯片設計領域，特別涉及一種芯片集成設計方法。

背景技術

芯片集成設計是在芯片中將多個模塊組合連接并生成期望功能的過程。每個模塊(module)是芯片內部的具有某些功能或者功能聚合的設計結構。在集成設計的過程中，繁雜而瑣碎的設計工作往往成為芯片開發的瓶頸。由于芯片系統越來越復雜，任何一個模塊的微小改動都會導致與之關聯的所有集成設計的修改。對于復雜的芯片系統集成設計，傳統的設計方法都是在基于芯片的架構定義來實現功能模塊的分割之后，自頂向下組織芯片的層次結構，然后自底向上層層集成，直到所有功能模塊被集成到芯片中，而且大部分工作幾乎靠手動完成，費時耗力。由于各個模塊間彼此交互的層次關系越來越復雜，即使是經驗豐富的工程師也容易引入錯誤，從而影響芯片質量。另外，人為的集成工作和設計過程中的結果缺少有效的信息交換，而且過于依賴設計工程師的經驗，設計質量和效率都很難保證，即使存在腳本方法，如果割裂生成集成設計的RTL(Register?transfer?Level)代碼，那么本質上仍然屬于自底向上的集成設計方法，缺乏宏觀上的集成設計指導，收斂慢，效率低下，而且可能在生成集成設計的RTL代碼的過程中存在重復返工的情況。

發明內容

本發明的目的在于提供一種芯片集成設計方法，以解決芯片集成的設計效率低的問題。所述芯片集成設計方法包括：

在預設模板中定義芯片各個模塊的層次結構；

接收用戶輸入，在所述模板中設置所有模塊的RTL文件路徑，并設置每個模塊的module名，以及該模塊是否屬于待生成RTL代碼的模塊；

對已生成RTL代碼的模塊的RTL文件進行分析，提取相應模塊的端口連接信息和參數信息；

接收用戶在所述模板中添加的模塊之間未連接端口的連接信息以及模塊的實例化參數值；

利用腳本工具分析添加后的模板，對于待生成RTL代碼的模塊，生成該模塊的RTL代碼；對于已定義端口連接信息的模塊，在RTL代碼中生成對應的端口連接，對于已定義參數值的模塊，利用已定義的參數值對該模塊進行實例化。

優選地，在對模塊進行實例化之后，利用所述腳本工具更新模塊之間的已連接端口的連接信息和參數信息。

優選地，在更新模塊之間的已連接端口的連接信息和參數信息之后，進一步包括：

重新接收用戶添加的其他信息，并利用所述腳本工具重新分析添加后的模板；迭代地執行該步驟，直到生成芯片集成設計的所有RTL代碼，并且各個模塊之間不存在未連接端口。

優選地，所述對已生成RTL代碼的模塊的RTL文件進行分析，提取模塊的端口連接信息和參數信息，進一步包括：

以對應的module名在所述模板中建立新的模塊頁，并將模塊的端口連接信息和參數信息加入到對應模塊頁中，同時在模板中為每個所述待生成RTL代碼的模塊建立新的模塊頁，將空白信息添加到對應模塊頁中。

優選地，所述利用所述腳本工具更新模塊之間的已連接端口的連接信息和參數信息，進一步包括：