[發(fā)明專利]應(yīng)用于電力物聯(lián)網(wǎng)系統(tǒng)的低能耗LDPC編碼器及方法

在審

• 申請?zhí)枺?/td>: 202210490796.8
• 申請日: 2022-05-07
• 公開（公告）號: CN114884518A
• 公開（公告）日: 2022-08-09
• 發(fā)明（設(shè)計）人: 蔡碩;李毅超;紀(jì)春華;張磊;劉辛彤;劉文昭;孟顯;陳明
• 申請（專利權(quán)）人: 國網(wǎng)河北省電力有限公司信息通信分公司;國家電網(wǎng)有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 哈爾濱華夏松花江知識產(chǎn)權(quán)代理有限公司 23213
• 代理人: 楊曉輝

應(yīng)用于電力物聯(lián)網(wǎng)系統(tǒng)的低能耗LDPC編碼器及方法，屬于無線物聯(lián)網(wǎng)通信領(lǐng)域。本發(fā)明是為了解決現(xiàn)有信道中傳輸?shù)木幋a信息包含較多的高低電平變換，使得原本的通信系統(tǒng)更加耗能的問題。移位控制器用于接收到編碼信號后向移位寄存器和移位數(shù)存儲模塊發(fā)送移位控制信號；移位寄存器用于接收到移位控制信號后，將編碼信號變成平順的信號送入LDPC編碼序列組成模塊；移位數(shù)存儲模塊用于接收編碼信號和移位控制信號，計算受移位控制信號產(chǎn)生的平順信號中的每個高電平在編碼信號中的位數(shù)，其中編碼信號首位的位數(shù)為0；LDPC編碼序列組成模塊用于將平順的信號與位數(shù)組成一個串行信號共同進行LDPC編碼，得到LDPC編碼序列。它用于減少編碼信號中高低電平的變化次數(shù)。

技術(shù)領(lǐng)域

本發(fā)明涉及LDPC編碼器。屬于無線物聯(lián)網(wǎng)通信領(lǐng)域。

背景技術(shù)

隨著5G的快速發(fā)展，無線物聯(lián)網(wǎng)通信逐漸由設(shè)想變成可能。通過無線物聯(lián)網(wǎng)的通信系統(tǒng)，電力公司可以實現(xiàn)一對多無線通信和遠程操控，大大的節(jié)省了人力。現(xiàn)階段采用的電力系統(tǒng)的無線物聯(lián)網(wǎng)系統(tǒng)通常在編碼過程中產(chǎn)生過多的高低電平的變化以致比較大的能耗。

現(xiàn)在的設(shè)備中信號的吞吐量的大幅躍遷對編碼當(dāng)中的各個環(huán)節(jié)都提出了比較大的挑戰(zhàn)。低密度奇偶校驗碼(LDPC)是Gallager在20世紀(jì)60年代的博士論文中提出的。這種編碼方法可以很好地逼近Shannon極限，有良好的性能。不僅如此，這種編碼方式的譯碼的復(fù)雜度很低，有很好的靈活性。隨著無線通信研究的逐步深入，這種編碼方式逐漸成為人們的焦點。

但是由于電力無線物聯(lián)網(wǎng)其本身的特點，即用戶多、通信時間分布集中和全天候等，如何降低能耗便成為了一個迫切的需求。傳統(tǒng)的編碼器雖然在穩(wěn)定性和誤碼率方面做得很好，但是由于其在信道中傳輸?shù)木幋a信息包含較多的高低電平變換，使得原本的通信系統(tǒng)更加耗能。如何將信道中的編碼信號變得平順，也就是它的高低電平的變換次數(shù)變少成為了降低電力系統(tǒng)無線物聯(lián)網(wǎng)能耗的關(guān)鍵。

發(fā)明內(nèi)容

本發(fā)明是為了解決現(xiàn)有信道中傳輸?shù)木幋a信息包含較多的高低電平變換，使得原本的通信系統(tǒng)更加耗能的問題。現(xiàn)提供應(yīng)用于電力物聯(lián)網(wǎng)系統(tǒng)的低能耗LDPC編碼器及方法。

應(yīng)用于電力物聯(lián)網(wǎng)系統(tǒng)的低能耗LDPC編碼器，所述編碼器包括移位控制器、移位寄存器、移位數(shù)存儲模塊和LDPC編碼序列組成模塊，

移位控制器同時連接移位寄存器和移位數(shù)存儲模塊，用于接收到編碼信號后向移位寄存器和移位數(shù)存儲模塊發(fā)送移位控制信號；

移位寄存器連接LDPC編碼序列組成模塊，用于接收到移位控制信號后，將編碼信號變成平順的信號送入LDPC編碼序列組成模塊；

移位數(shù)存儲模塊連接LDPC編碼序列組成模塊，用于接收編碼信號和移位控制信號，計算受移位控制信號產(chǎn)生的平順信號中的每個高電平在編碼信號中的位數(shù)，其中編碼信號首位的位數(shù)為0，將位數(shù)發(fā)送給LDPC編碼序列組成模塊；

LDPC編碼序列組成模塊，用于將平順的信號與位數(shù)組成一個串行信號共同進行LDPC編碼，得到LDPC編碼序列。

優(yōu)選地，移位寄存器包括一號移位寄存器、二號移位寄存器和按位取反模塊，

移位數(shù)存儲模塊包括累加器和寄存器，

移位控制器同時連接一號移位寄存器、二號移位寄存器和累加器，用于對輸入的編碼信號的首位進行判斷，如果編碼信號的首位是1，對編碼信號中每一位上的1都向一號移位寄存器傳送1個高電平，而編碼信號中每一位上的0都向二號移位寄存器傳送1個高電平，如果編碼信號的首位是0，對編碼信號中每一位上0都向二號移位寄存器傳送1個高電平，而編碼信號中每一位上的1都向一號移位寄存器傳送1個高電平；

一號移位寄存器連接LDPC編碼序列組成模塊，用于依次接收移位控制器發(fā)送來的高電平，將該依次發(fā)來的高電平組成一個串行信號發(fā)送給LDPC編碼序列組成模塊；