[發明專利]一種多芯片封裝體內的屏蔽結構

在審

• 申請號: 202210487773.1
• 申請日: 2022-05-06
• 公開（公告）號: CN114975369A
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 石先玉;孫瑜;萬里兮;吳昊
• 申請（專利權）人: 成都萬應微電子有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 北京信諾創成知識產權代理有限公司 11728
• 代理人: 張偉杰;楊仁波

本發明公開一種多芯片封裝體內的屏蔽結構，包括：屏蔽罩、基板、與基板固定連接的待屏蔽結構、多個支腳、以及塑封料，屏蔽罩位于待屏蔽結構上方，支腳的第一端與屏蔽罩連接，支腳的第二端與基板連接，屏蔽罩通過支腳與基板電連接，屏蔽罩在基板上的投影為屏蔽罩的覆蓋區域，待屏蔽結構位于覆蓋區域內，相鄰兩支腳之間具有預設間隙，塑封料灌注進屏蔽罩與待屏蔽結構之間。本發明以具有一定數量支腳的屏蔽罩焊接在基板上，需要屏蔽的結構位于屏蔽罩下方，屏蔽罩通過支腳接地，支腳之間留出間隙，使塑封料能夠輕易流入。本發明的屏蔽結構，占用空間小、工藝簡單，且不增加工藝復雜度。

技術領域

本發明涉及多芯片封裝屏蔽相關技術領域，特別是一種多芯片封裝體內的屏蔽結構。

背景技術

隨著芯片封裝集成度的提高，電磁干擾越發嚴峻，特別對射頻信號的傳輸造成嚴重影響。目前封裝內的電磁屏蔽方式主要有共形屏蔽，以及鍵合線屏蔽等。共形屏蔽需要額外的表面處理，通過濺射、噴涂、電鍍等方式在塑封料外表面涂覆一層金屬材料，塑封料內部有垂直方向的連接線將表面的涂覆金屬接地，該方案增大了工藝難度及成本；鍵合線屏蔽是通過引線鍵合的方式覆蓋需要屏蔽的結構，工藝兼容性好，難度小，但是對于較大的屏蔽區域，需要使用較長的鍵合線，容易導致可靠性問題，和使屏蔽效果下降。

發明內容

基于此，有必要針對現有技術的封裝特別是射頻封裝的屏蔽效果不佳的技術問題，提供一種多芯片封裝體內的屏蔽結構。

本發明提供一種多芯片封裝體內的屏蔽結構，包括：屏蔽罩、基板、與所述基板固定連接的待屏蔽結構、多個支腳、以及塑封料，所述屏蔽罩位于所述待屏蔽結構上方，所述支腳的第一端與所述屏蔽罩連接，所述支腳的第二端與所述基板連接，所述屏蔽罩通過所述支腳與所述基板電連接，所述屏蔽罩在所述基板上的投影為所述屏蔽罩的覆蓋區域，所述待屏蔽結構位于所述覆蓋區域內，相鄰兩所述支腳之間具有預設間隙，所述塑封料灌注進所述屏蔽罩與所述待屏蔽結構之間。

進一步地，相鄰兩所述支腳之間的間隙小于干擾信號的1/4波長。

進一步地，所述屏蔽罩為實體結構或者鏤空網狀結構。

進一步地，所述屏蔽罩上設有一個或多個屏蔽罩通孔。

更進一步地，所述屏蔽罩通孔(11)上任意兩點的最大距離小于干擾信號的的1/4波長。

進一步地，所述支腳的第二端設有彎曲段，所述彎曲段與所述基板連接。

進一步地，所述支腳的第二端與所述基板表貼焊接或者導電膠粘接。

進一步地，所述屏蔽罩的材料為金屬材料、磁性材料、或者具有電磁屏蔽作用的復合材料，所述支腳與所述屏蔽罩的材料一致。

進一步地，所述塑封料完全覆蓋所述屏蔽罩或者露出所述屏蔽罩的表面。

再進一步地，還包括與所述基板固定連接且位于所述屏蔽罩的覆蓋區域以外的其他器件，所述塑封料封閉所述待屏蔽結構以及所述其他器件。

本發明以具有一定數量支腳的屏蔽罩焊接在基板上，需要屏蔽的結構位于屏蔽罩下方，屏蔽罩通過支腳接地，支腳之間留出間隙，使塑封料能夠輕易流入。本發明的屏蔽結構，占用空間小、工藝簡單，且不增加工藝復雜度。

附圖說明

圖1為本發明一種多芯片封裝體內的屏蔽結構未加注塑封料的結構示意圖；

圖2為本發明一實施例一種多芯片封裝體內的屏蔽結構未加注塑封料的截面圖；

圖3為本發明一實施例一種多芯片封裝體內的屏蔽結構未加注塑封料的俯視圖；

圖4為本發明一實施例一種多芯片封裝體內的屏蔽結構加注塑封料的結構示意圖；

圖5為本發明一實施例一種多芯片封裝體內的屏蔽結構加注塑封料的剖面圖；