[發(fā)明專利]深度學(xué)習(xí)加速器模型和硬件

在審

• 申請?zhí)枺?/td>: 202210485781.2
• 申請日: 2022-05-06
• 公開（公告）號: CN115310601A
• 公開（公告）日: 2022-11-08
• 發(fā)明（設(shè)計(jì)）人: P·卡利;S·蒂庫
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/08;G11C7/10
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 江泰維

本公開涉及深度學(xué)習(xí)加速器模型和硬件。可使用深度學(xué)習(xí)加速器DLA封裝的第一DLA芯片執(zhí)行第一DLA模型。所述第一DLA芯片可具有第一計(jì)算能力，且所述第一DLA模型可具有第一最大精度值。響應(yīng)于由使用所述第一DLA芯片執(zhí)行所述第一DLA模型產(chǎn)生的第一結(jié)果的精度值小于閾值精度值，可向所述DLA封裝的第二DLA芯片直接提供指示所述第一結(jié)果的信令，并且可使用所述第二DLA芯片且使用所述第一結(jié)果作為輸入來執(zhí)行第二DLA模型。所述第二DLA芯片可具有大于所述第一計(jì)算能力的第二計(jì)算能力。所述第二DLA模型可具有大于所述第一最大精度值的第二最大精度值。

技術(shù)領(lǐng)域

本公開大體上涉及存儲(chǔ)器，且更具體地說，涉及與使用DLA封裝的DLA芯片執(zhí)行深度學(xué)習(xí)加速器(DLA)模型相關(guān)聯(lián)的設(shè)備和方法。

背景技術(shù)

存儲(chǔ)器裝置通常提供為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路裝置。存在許多不同類型的存儲(chǔ)器，包含易失性和非易失性存儲(chǔ)器。易失性存儲(chǔ)器可能需要電力來維持其數(shù)據(jù)，且包含隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)等等。非易失性存儲(chǔ)器可通過當(dāng)未被供電時(shí)保持所存儲(chǔ)的數(shù)據(jù)而提供持久的數(shù)據(jù)，且可包含NAND快閃存儲(chǔ)器、NOR快閃存儲(chǔ)器、只讀存儲(chǔ)器(ROM)、電可擦除可編程ROM(EEPROM)、可擦除可編程ROM(EPROM)以及電阻可變存儲(chǔ)器，例如相變隨機(jī)存取存儲(chǔ)器(PCRAM)、電阻性隨機(jī)存取存儲(chǔ)器(RRAM)和磁阻隨機(jī)存取存儲(chǔ)器(MRAM)等等。

還利用存儲(chǔ)器作為用于多種電子應(yīng)用的易失性和非易失性數(shù)據(jù)存儲(chǔ)裝置，所述電子應(yīng)用包含但不限于個(gè)人計(jì)算機(jī)、便攜式存儲(chǔ)棒、數(shù)碼相機(jī)、蜂窩電話、便攜式音樂播放器(例如MP3播放器)、電影播放器和其它電子裝置。存儲(chǔ)器單元可布置成陣列，其中所述陣列在存儲(chǔ)器裝置中使用。

發(fā)明內(nèi)容

本公開的一個(gè)實(shí)施例提供一種方法，其包括：使用深度學(xué)習(xí)加速器(DLA)封裝的第一DLA芯片執(zhí)行第一DLA模型，其中所述第一DLA芯片具有第一計(jì)算能力且所述第一DLA模型具有第一最大精度值；以及響應(yīng)于由使用所述第一DLA芯片執(zhí)行所述第一DLA模型產(chǎn)生的第一結(jié)果的精度值小于第一閾值精度值：向所述DLA封裝的第二DLA芯片直接提供指示所述第一結(jié)果的信令，其中所述第二DLA芯片具有大于所述第一計(jì)算能力的第二計(jì)算能力；以及使用所述第二DLA芯片且使用所述第一結(jié)果作為輸入來執(zhí)行第二DLA模型，其中所述第二DLA模型具有大于所述第一最大精度值的第二最大精度值。

本公開的另一實(shí)施例提供一種設(shè)備，其包括：深度學(xué)習(xí)加速器(DLA)封裝，其包括：第一DLA芯片，其包括第一數(shù)量的DLA核心；以及第二DLA芯片，其包括大于所述第一數(shù)量的DLA核心的第二數(shù)量的DLA核心，其中所述第一DLA芯片耦合到所述第二DLA芯片，其中所述第一DLA芯片經(jīng)配置以執(zhí)行具有第一計(jì)算能力的第一DLA模型，并且其中所述第二DLA芯片經(jīng)配置以執(zhí)行具有大于所述第一計(jì)算能力的第二計(jì)算能力的第二DLA模型。

本公開的又一實(shí)施例提供一種存儲(chǔ)指令的非暫時(shí)性機(jī)器可讀媒體，所述指令可由處理資源執(zhí)行以進(jìn)行以下操作：確定由執(zhí)行第一深度學(xué)習(xí)加速器(DLA)模型的第一計(jì)算層產(chǎn)生的第一結(jié)果的第一置信度值是否至少是閾值置信度值，其中DLA封裝的第一DLA芯片執(zhí)行所述第一DLA模型；響應(yīng)于所述第一置信度值至少是所述閾值置信度值，使用所述第一結(jié)果作為輸入來執(zhí)行所述第一DLA模型的第二計(jì)算層；以及響應(yīng)于所述第一置信度值小于所述閾值置信度值：向所述DLA封裝的第二DLA芯片提供指示喚醒請求的信令，所述第二DLA芯片包括比所述第一DLA芯片更多數(shù)量的DLA核心；以及使用所述第一結(jié)果作為輸入且使用所述第二DLA芯片來執(zhí)行所述第二DLA模型的計(jì)算層。