[發明專利]碳化硅MOSFET器件及其制作方法

在審

• 申請號: 202210484974.6
• 申請日: 2022-05-06
• 公開（公告）號: CN114883412A
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 袁俊
• 申請（專利權）人: 湖北九峰山實驗室
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 姚璐華

本申請公開了一種碳化硅MOSFET器件及其制作方法，所述碳化硅MOSFET具有第一耐壓掩蔽結構和第二耐壓掩蔽結構，提高了器件的耐壓性能，能夠避免柵極絕緣介質層擊穿問題，提高了器件對于惡劣環境的靜電效應以及電路中的高壓尖峰耐受能力，并提高器件抗涌電壓能力和過壓保護能力，還可以基于所述第一溝槽進行離子注入形成所述第一耐壓掩蔽結構，通過所述第二溝槽進行離子注入形成所述第二耐壓掩蔽結構，無需高劑量高能量的離子注入即可實現碳化硅外延層內較大深度的離子注入區，制作工藝簡單，制作成本低。

技術領域

本申請涉及半導體器件技術領域，更具體的說，涉及一種碳化硅MOSFET器件及其制作方法。

背景技術

SiC材料因其優良特性，在高功率方面具有強大的吸引力，成為高性能功率MOSFET的理想材料之一。SiC垂直功率MOSFET器件主要有橫向型的雙擴散DMOSFET以及垂直柵槽結構的UMOSFET。

如圖1所示，圖1為一種DMOSFET的結構示意圖，包括：N+(N型重摻雜)的基底2；設置在基底2表面上的N-(N型輕摻雜)的漂移區3；位于漂移區3內的P型阱區4；以及位于P型阱區內的源區5，源區5包括N+摻雜區51和P+(P型重摻雜)摻雜區52，N+摻雜區51和P+摻雜區52表面上設置有源極6。漂移區3表面上設置有柵極介質層7，柵極介質層7表面上具有柵極8。基底2背離漂移區3的一側表面具有漏極1。

DMOSFET結構采用了平面擴散技術，采用難熔材料，如多晶硅柵作掩膜，用多晶硅柵的邊緣定義P基區和N+源區。DMOS的名稱就源于這種雙擴散工藝。利用P型基區和N+源區的側面擴散差異來形成表面溝道區域。

如圖2所示，圖2為一種UMOSFET的結構示意圖，與圖1所示結構不同在于，UMOSFET中設置有U型槽，U型槽的表面覆蓋有柵極介質層7，柵極8填充在U型槽內。垂直柵槽結構的UMOSFET，其命名源于U型溝槽結構。該U型溝槽結構利用反應離子刻蝕在柵區形成。U型溝槽結構具有較高的溝道密度(溝道密度定義為有源區溝道寬度)，這使得器件的開態特征電阻顯著減小。

平面型SiC MOSFET經過行業內多年的研究，已經有一些廠商率先推出了商業化產品。對于普通橫向型DMOSFET結構而言，現代技術進步已經達到了縮小MOS元胞尺寸而無法降低導通電阻的程度，主要原因是由于JFET頸區電阻的限制，即使采用更小的光刻尺寸，單位面積導通電阻也難以降到2mΩ·cm²，而溝槽結構可以有效解決這個問題。U型溝槽結構如圖2所示，其采用了在存儲器存儲電容制各工藝中溝槽刻蝕技術，使導電溝道從橫向變為縱向，相比普通結構消除了JFET頸電阻，大大增加了元胞密度，提高了功率半導體的電流處理能力。

然而，SiC UMOSFET在實際工藝制作和應用中仍然存在幾個問題：

1)SiC漂移區的高電場導致柵極絕緣介質層上的電場很高，這個問題在槽角處加劇，從而在高漏極電壓下造成柵極絕緣介質層迅速擊穿；對于惡劣環境的靜電效應以及電路中的高壓尖峰耐受能力差。

2)由于SiC功率MOSFET主要應用在高壓高頻大電流領域，電路中的寄生參數會使得在高頻開關過程中產生尖峰毛刺，如圖3所示，圖3為MOSFET開關瞬間的電壓過沖及震蕩現象的波形圖，基于圖3可知，造成器件電流通路上的瞬時過壓同時增加了開關過程的損耗；或由于功率負載等變化形成大的浪涌電壓，因此MOSFET抗浪涌電壓能力和過壓保護也非常重要。

因為常規MOSFET器件本身并不具備抗浪涌電壓自抑制能力和過壓保護能力，往往需要在實際應用中設計復雜的緩沖電路，浪涌電壓抑制電路和過壓保護電路。而這種外部匹配的抑制和過壓保護電路往往有時間上的延遲，實際開關過程中的高頻尖峰電壓浪涌仍然由器件本身承受，有時會導致器件溝道區的擊穿失效，以及柵結構和電極歐姆接觸區域的逐漸失效，引起器件可靠性問題。