[發明專利]一種基于FPGA的衛星信號高速解調方法

有效

• 申請號: 202210479774.1
• 申請日: 2022-05-05
• 公開（公告）號: CN114884561B
• 公開（公告）日: 2023-08-18
• 發明（設計）人: 陳華;魯澤清;雷鑫;羅軍
• 申請（專利權）人: 北京科電航宇空間技術有限公司
• 主分類號: H04B7/185
• 分類號: H04B7/185;H04L27/00;H04L27/22;H04L7/00
• 代理公司: 成都科奧專利事務所(普通合伙) 51101
• 代理人: 蘇亞超

本發明公開了一種基于FPGA的衛星信號高速解調方法，該方法先對DDC基帶信號進行預濾波后檢測突發起始位置，統計載頻個數和頻點，再采用多通道DDC模塊分離各路信號后對每個單通道數據分別進行解調，并進行頻偏估計和相偏估計，最后經解映射及差分譯碼得到解調結果。本發明能夠對位同步參數進行快速估計，利用最佳采樣點的特性，對數據作能量統計，只需N個時鐘周期即可計算出位同步參數，相較于其他需要CORDIC核計算角度的算法，本發明的算法簡單易行，耗費的邏輯資源少且運算速度快。

技術領域

本發明涉及通信技術領域，具體涉及一種基于FPGA的衛星信號高速解調方法。

背景技術

衛星通信定義為：地球上的無線電通信站之間通過人造地球衛星作為中繼站點而進行的通信。衛星通信對調制信號有以下要求：具有恒定包絡，快速高頻滾降，主瓣較窄，旁瓣功率小。常使用PSK調制。解調的關鍵是同步技術，包括位同步與載波同步。而因為消息是一串連續的碼元序列，解調時必須知道碼元的起止時刻，即需要先進行位同步。電臺通信時要正確地接收對方的消息，接收方必須從接收信號中恢復出載波信號，使雙方載波的頻率、相位一致，即需要載波同步。

衛星通信的傳輸速率在快速增長，采用FPGA是適應高速、實時處理需求的唯一技術途徑。FPGA的特點是其高度并行架構，可以使計算數據吞吐率與時鐘速率(Xilinx?V7系列可達741Mhz)相等，因此適合用于構建多通道數字信號處理系統。

發明內容

針對現有技術中的上述不足，本發明提供了一種基于FPGA的衛星信號高速解調方法。

為了達到上述發明目的，本發明采用的技術方案為：

一種基于FPGA的衛星信號高速解調方法，包括以下步驟：

S1、對輸入的DDC基帶信號進行預濾波；

S2、基于時域能量檢測DDC基帶信號的突發起始位置，同時從突發起始位置開始緩存DDC基帶信號作為第一組緩存數據，記錄噪聲門限，并根據噪聲門限判斷是否存在連續突發；

S3、根據突發起始位置，對第一組緩存數據以一個時隙長度進行FFT運算，同時緩存FFT運算結果作為第二組緩存數據；

S4、對第二組緩存數據進行能量統計，得到載頻個數，并計算頻點及對應的帶寬；

S5、讀取第二組緩存數據，根據S4得到的載頻個數、頻點和帶寬經多通道DDC模塊分離各路信號；

S6、對S5得到的多通道數據分別進行解調，同時緩存各個單通道數據，作為第三組緩存數據；

S7、基于各個單通道數據的最佳采樣點對第三組緩存數據進行抽取，得到位同步校正數據；

S8、對位同步校正數據作4次方運算和FFT運算，根據FFT運算結果的幅度最大點對應頻率確定載波頻偏值，同時緩存位同步校正數據作為第四組緩存數據；

S9、將載波頻偏值與第四組緩存數據相乘，得到頻偏補償后的數據；

S10、將頻偏補償后的數據作4次方運算后，輸入至CORDIC核進行求角度運算，根據CORDIC核運算結果確定載波相偏值，同時緩存頻偏補償后的數據作為第五組緩存數據；

S11、將載波相偏值與第五組緩存數據相乘，得到相偏補償后的數據；

S12、將相偏補償后的數據輸入解映射及差分譯碼模塊得到解調結果。

進一步地，所述基于時域能量檢測DDC基帶信號的突發起始位置，具體包括以下分步驟：

S2-1-1、在DDC基帶信號的有效段的前半段構建第一窗口，后半段構建第二窗口，分別計算第一窗口和第二窗口內數據的能量，并計算能量差；