[發明專利]處理器的調頻方法及裝置、計算設備

在審

• 申請號: 202210474304.6
• 申請日: 2019-10-17
• 公開（公告）號: CN114816033A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 胡耀國;黃靖淞;趙輝昌
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F1/324
• 分類號: G06F1/324;G06F9/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種處理器的調頻方法，其特征在于，所述方法包括：

分別獲取所述處理器的第一處理器核的無效利用率和第二處理器核的無效利用率，所述第一處理器核和所述第二處理器核用于并行處理目標任務，所述第一處理器核的無效利用率和所述第二處理器核的無效利用率分別用于指示所述第一處理器核或所述第二處理器核的資源使用情況，且所述第一處理器核的無效利用率與所述第一處理器核的計算量負相關，所述第二處理器核的無效利用率與所述第二處理器核的計算量負相關；

當所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率時，降低所述第一處理器核在處理所述目標任務過程中的頻率；以及，

提高所述第二處理器核在處理所述目標任務過程中的頻率。

2.根據權利要求1所述的方法，其特征在于，在所述當所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率時，降低所述第一處理器核在處理所述目標任務過程中的頻率之前，所述方法還包括：

根據無效利用率閾值確定所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率。

3.根據權利要求1或2所述的方法，其特征在于，所述當所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率時，降低所述第一處理器核在處理所述目標任務過程中的頻率，包括：

分別獲取所述第一處理器核和所述第二處理器核在處理所述目標任務過程中第一周期的計數次數；

根據所述第一處理器核的空閑時長和所述第一周期的時長計算所述第一處理器核的無效利用率；以及，

根據所述第二處理器核的空閑時長和所述第一周期的時長計算所述第一處理器核的無效利用率。

4.根據權利要求1至3中任一所述的方法，其特征在于，所述降低所述第一處理器核在處理所述目標任務過程中的頻率，包括：

根據所述第一處理器核的參考頻率降低所述第一處理器核在所述目標過程中的頻率，降低后的所述第一內核的頻率小于或等于所述第一內核的參考頻率。

5.根據權利要求4所述的方法，其特征在于，所述無效利用率閾值和所述第一處理器核的無效利用率之差與所述第一處理器核的參考頻率正相關。

6.根據權利要求1至3中任一所述的方法，其特征在于，所述提高所述第二處理器核在處理所述目標任務過程中的頻率，包括：

根據所述第二處理器核的參考頻率提高所述第二處理器核在所述目標過程中的頻率，提高后的所述第二處理器核在所述目標過程中的頻率小于或等于所述第二處理器核的參考頻率。

7.根據權利要求4所述的方法，其特征在于，所述無效利用率閾值和所述第二處理器核的無效利用率之差與所述第二處理器核的參考頻率正相關。

8.根據權利要求1至7中任一所述方法，其特征在于，所述方法還包括：

將所述第一處理器核的無效利用率和所述第二處理器核的無效利用率的平均值確定為所述無效利用率閾值。

9.一種處理器的調頻裝置，其特征在于，所述調頻裝置包括：

獲取模塊，用于分別獲取所述處理器的第一處理器核的無效利用率和第二處理器核的無效利用率，所述第一處理器核和所述第二處理器核用于并行處理目標任務，所述第一處理器核的無效利用率和所述第二處理器核的無效利用率分別用于指示所述第一處理器核或所述第二處理器核的資源使用情況，且所述第一處理器核的無效利用率與所述第一處理器核的計算量負相關，所述第二處理器核的無效利用率與所述第二處理器核的計算量負相關；

調頻模塊，用于當所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率時，降低所述第一處理器核在處理所述目標任務過程中的頻率；以及，提高所述第二處理器核在處理所述目標任務過程中的頻率。

10.根據權利要求9所述的調頻裝置，其特征在于，所述調頻裝置還包括：

所述確定模塊，用于根據無效利用率閾值確定所述第一處理器核的無效利用率高于所述第二處理器核的無效利用率。