[發明專利]一種環柵晶體管及其制造方法

在審

• 申請號: 202210471119.1
• 申請日: 2022-04-28
• 公開（公告）號: CN114899236A
• 公開（公告）日: 2022-08-12
• 發明（設計）人: 李永亮;趙飛;羅軍;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/165;H01L21/336
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 梁佳美

本發明公開了一種環柵晶體管及其制造方法，涉及半導體技術領域，用于改善環柵晶體管中寄生溝道的漏電，提高環柵晶體管的導電性能。所述環柵晶體管包括：襯底、形成在襯底上的堆疊結構、形成在襯底與堆疊結構之間的含鍺半導體結構、以及環繞在至少一層納米片外周的柵堆疊。堆疊結構包括源區、漏區和至少一層納米片。至少一層納米片位于源區和漏區之間，至少一層納米片分別與源區和漏區接觸。含鍺半導體結構的寬度小于至少一層納米片的寬度。含鍺半導體結構中鍺的含量高于至少一層納米片中鍺的含量。至少一層納米片與含鍺半導體結構之間具有空隙。所述環柵晶體管的制造方法用于制造上述環柵晶體管。

技術領域

本發明涉及半導體技術領域，尤其涉及一種環柵晶體管及其制造方法。

背景技術

與鰭式場效應晶體管相比，環柵晶體管具有的柵堆疊不僅形成在溝道的頂部和側壁上，還形成在溝道的底部，從而能夠抑制短溝道效應，增強環柵晶體管的柵控能力。

但是，在環柵晶體管具有的溝道包括至少一層納米片的情況下，難以采用現有的制造方法抑制環柵晶體管中寄生溝道的漏電，從而降低了環柵晶體管的工作性能。

發明內容

本發明的目的在于提供一種環柵晶體管及其制造方法，用于改善環柵晶體管中寄生溝道的漏電，提高環柵晶體管的導電性能。

為了實現上述目的，本發明提供了一種環柵晶體管，該環柵晶體管包括：

襯底，

形成在襯底上的堆疊結構。堆疊結構包括源區、漏區和至少一層納米片。至少一層納米片位于源區和漏區之間，至少一層納米片分別與源區和漏區接觸。

形成在襯底與堆疊結構之間的含鍺半導體結構。含鍺半導體結構的寬度小于至少一層納米片的寬度。含鍺半導體結構中鍺的含量高于至少一層納米片中鍺的含量。至少一層納米片與含鍺半導體結構之間具有空隙。

以及環繞在至少一層納米片外周的柵堆疊。

與現有技術相比，本發明提供的環柵晶體管中，在襯底與堆疊結構之間形成有含鍺半導體結構。并且，該含鍺半導體結構的寬度小于納米片的寬度。基于此，在其它規格因素相同的情況下，與現有技術中環柵晶體管包括的柵堆疊的底部與寬度等于納米片寬度的寄生溝道接觸相比，本發明提供的環柵晶體管包括的柵堆疊的底部與含鍺半導體結構的有效接觸寬度更小。在上述情況下，當環柵晶體管處于工作狀態時，在柵堆疊的柵控作用下含鍺半導體結構中所能夠形成的載流子的路徑寬度更小，從而可以使得源區和漏區通過含鍺半導體結構導通的漏電流顯著降低，即可以改善環柵晶體管中寄生溝道的漏電，提高環柵晶體管的導電性能。

此外，含鍺半導體結構中鍺的含量高于至少一層納米片中鍺的含量。基于此，在制造本發明提供的環柵晶體管的過程中，可以通過含鍺半導體結構與納米片中鍺含量的不同，選擇僅對含鍺半導體結構具有刻蝕作用的刻蝕劑，以實現僅對用制造含鍺半導體結構的含鍺半導體層沿寬度方向的兩側進行選擇性刻蝕，而不會對用于制造納米片的溝道層造成影響，提高環柵晶體管的良率的同時，降低環柵晶體管的制造難度。

本發明還提供了一種環柵晶體管的制造方法，該環柵晶體管的制造方法包括：

提供一襯底。

在襯底上堆疊結構和含鍺半導體結構。堆疊結構包括源區、漏區和至少一層納米片。至少一層納米片位于源區和漏區之間，至少一層納米片分別與源區和漏區接觸。含鍺半導體結構位于襯底與堆疊結構之間。含鍺半導體結構的寬度小于至少一層納米片的寬度。含鍺半導體結構中鍺的含量高于至少一層納米片中鍺的含量。至少一層納米片與含鍺半導體結構之間具有空隙。

形成環繞在至少一層納米片外周的柵堆疊。

與現有技術相比，本發明提供的環柵晶體管的制造方法具有的有益效果與本發明提供的環柵晶體管具有的有益效果相同，此處不再贅述。

附圖說明