[發明專利]一種存儲模塊管控方法、裝置、設備及存儲介質

在審

• 申請號: 202210469694.8
• 申請日: 2022-04-30
• 公開（公告）號: CN115033172A
• 公開（公告）日: 2022-09-09
• 發明（設計）人: 張克芹
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張志梅

本申請公開了一種存儲模塊管控方法、裝置、設備及存儲介質，涉及計算機技術領域，包括：向雙列直插式存儲模塊發送配置信息獲取指令，以便雙列直插式存儲模塊在接收到配置信息獲取指令之后，從寄存器中讀取目標配置信息；接收雙列直插式存儲模塊發送的目標配置信息，并對目標配置信息進行相應的校驗操作，以得到校驗結果；基于校驗結果向電源切換芯片發送對應的信號控制指令，以便電源切換芯片基于信號控制指令向雙列直插式存儲模塊提供對應的電壓。本申請利用雙列直插式存儲模塊的配置信息進行校驗，并根據校驗結果向電源切換芯片發送對應的信號控制指令，從而通過控制對雙列直插式存儲模塊提供的電壓來控制當前狀態，提高了數據的安全性。

技術領域

本發明涉及計算機技術領域，特別涉及一種存儲模塊管控方法、裝置、設備及存儲介質。

背景技術

根據馮·諾依曼結構，計算機中有存儲器，因此至今為止內存和硬盤在電腦中仍舊占有非常重要的地位。與大容量的硬盤不同，內存在存取速度上有著非常驚人的表現，但是斷電后又不能保存存入的信息，因此在電腦硬件長期的發展過程中，內存一直扮演著中轉站的角色。和其他硬件一樣，內存遵循著摩根定律，從最遠古的SIMM(single in-linememory module，單列直插式內存模塊)到DDR(Double Data Rate SDRAM，雙倍速率SDRAM)的出現，再以DDR為基礎進行迭代，內存標準以及規格發生了很大變化。隨著信息技術的飛速發展，內存技術現已發展至DDR5(一種計算機內存規格)時代。DDR5第一子代內存接口芯片RCD(Residual Current Device，剩余電流裝置，寄存時鐘驅動器)/DB(數據緩沖器)，支持的最高速率達4800Mbps(Million bits per second，兆比特每秒)，是DDR4(一種內存規格)最高速率的1.5倍；接口電壓低至1.1V，能耗更低；采用創新的信號校準協議及均衡技術，大幅提高了內存信號完整性。

與DDR4內存模組相比，DDR5內存模組在架構上進行了革新，除配置內存顆粒和內存接口芯片之外，還需要搭配其它專用配套芯片。DDR5生產商首次推出了DDR5 PMIC(PowerManagement IC，電源管理集成電路)、TS(Transparent structure，透明襯底芯片)及SPDHub(surge protective device Hub，串行檢測集線器)這三款配套芯片，可為DDR5內存模組提供多通道電源及管理、多點溫度檢測、I3C(Improved Inter Integrated Circuit，升級版系統管理總線)串行總線及路由等輔助功能。這些配套芯片與內存接口芯片一起，共同助力DDR5內存模組在速度、容量、節能及可靠性等方面實現全面提升，滿足新一代服務器、臺式機及便攜式電腦對內存系統的更高要求。

新興的I3C傳輸協議具有多重要點：I3C總線可以支持multi-master(多主設備)；I3C總線與傳統的I2C設備兼容；支持軟中斷；比I2C總線的功耗更低；速度更快，可以支持到12.5MHZ。因此I3C技術應用于DDR5是一個必然的趨勢。

MCTP(Management Component Transport Protocol，管理組件傳輸協議)是獨立于各種媒介的計算機內部智能設備間相互通信的、建立在物理層基礎之上的“數據鏈路層”協議，便于平臺管理開發者快速、經濟的開發和部署CIM(Common Information Model，通用信息模型)可接入的平臺管理子系統。MCTP定義了獨立于物理媒介的傳輸層協議，鏈路層在系列MCTP綁定協議中定義，支持的物理媒介類型包括：PCIe(peripheral componentinterconnect express，一種高速串行計算機擴展總線標準)、SMBus(System ManagementBus，系統管理總線)、USB(Universal Serial Bus，通用串行總線)、BT(Block Transfer，成組傳送)、I3C等。