[發明專利]一種降低負載的12T1C GIP電路及其驅動方法

有效

• 申請號: 202210443090.6
• 申請日: 2022-04-25
• 公開（公告）號: CN114596828B
• 公開（公告）日: 2022-12-09
• 發明（設計）人: 林夢玲;賈浩;羅敬凱
• 申請（專利權）人: 福建華佳彩有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 福州君誠知識產權代理有限公司 35211
• 代理人: 戴雨君

1.一種降低負載的12T1C GIP電路，其特征在于：其包括晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8、晶體管T9、晶體管T10、晶體管T11、晶體管T12和電容C1，

所述晶體管T1的柵極連接第一GIP輸出信號GN-1，晶體管T7的柵極連接第二GIP輸出信號GN+1，晶體管T1的漏極連接FW電壓信號，晶體管T7的漏極連接BW電壓信號；

晶體管T1的漏極以及晶體管T7的漏極均分別與晶體管T2的柵極、晶體管T3的漏極、晶體管T4的柵極、晶體管T9的漏極、晶體管T11的柵極和電容C1的一端電連接，晶體管T4的源極連接晶體管T5的漏極；

晶體管T2的漏極分別電連接晶體管T3的柵極、晶體管T6的柵極、晶體管T8的漏極和晶體管T12的漏極；電容C1的另一端分別連接晶體管T4的源極、晶體管T5的漏極和晶體管T6的漏極，電容C1的另一端連接電路輸出端GOUT；

晶體管T4的漏極、晶體管T8的柵極和源極分別連接第一時鐘信號CK；

晶體管T2的源極、晶體管T3的源極、晶體管T5的源極、晶體管T6的源極、晶體管T9的源極、晶體管T11的源極和晶體管T12的源極均接VGL信號；

晶體管T9的柵極、晶體管T12的柵極、晶體管T11的漏極分別連接至晶體管T10的源極，晶體管T5的柵極、晶體管T10的柵極和漏極共同連接至第二時鐘信號CKB；

晶體管T8的尺寸小于晶體管T2的尺寸；晶體管T10的尺寸小于晶體管T11的尺寸。

2. 根據權利要求1所述的一種降低負載的12T1C GIP電路，其特征在于：晶體管為TFT薄膜晶體管。

3. 根據權利要求1所述的一種降低負載的12T1C GIP電路，其特征在于：晶體管設置在顯示面板上。

4. 根據權利要求1所述的一種降低負載的12T1C GIP電路，其特征在于：顯示面板為LCD顯示面板。

5. 根據權利要求1所述的一種降低負載的12T1C GIP電路，其特征在于：包括驅動IC，CK、CKB、GN-1、GN+1與驅動IC連接。

6. 一種降低負載的12T1C GIP電路的驅動方法，采用根據權利要求1至5任一項所述的一種降低負載的12T1C GIP電路，其特征在于：方法包括以下步驟：

步驟1，當G(N-1)亮時，晶體管T1打開，FW高電壓信號輸入，Q點為高電壓；晶體管T2打開，P點即晶體管T2的漏極與VGL信號相接；第一時鐘信號CK為低電位：晶體管T8關閉；CKB信號為高電位，晶體管T5打開，持續性拉低電路輸出端GOUT；晶體管T10和晶體管T11同時打開，且晶體管T10尺寸比晶體管T11小，晶體管T11打開使晶體管T9 的GATE級與VGL信號相接，不影響Q點即晶體管T4的柵極的高電位；

步驟2，晶體管T4打開，第一時鐘信號CK輸入高電位，電路輸出端GOUT輸出高電位；在電容C1的耦合作用下，Q點電位由高電位H提升至更高電位2H，晶體管T2打開，P點持續與VGL相接，保持為低電位；CK為高電位：晶體管T8打開，晶體管T8尺寸遠小于晶體管T2的尺寸，P點仍與VGL信號相接；P點不受高電位影響，晶體管T5、晶體管T9、晶體管T10均關閉，Q點和電路輸出端GOUT均不受VGL低電位影響；

步驟3，G（N+1）為高電位，晶體管T7打開，BW低電位信號寫入Q點，導致晶體管T4關閉,晶體管T11關閉；晶體管T2為關閉狀態；CK為低電位：晶體管T8關閉；CKB為高電位：晶體管T12打開，P點與VGL相接，晶體管T5打開，電路輸出端GOUT與VGL信號相接被拉低；晶體管T9、晶體管T10均打開，使得Q點與VGL信號相接被拉低；

步驟4，CK為高電位：晶體管T8打開,P點為高電位，使得晶體管T6打開，GOUT與VGL信號相接；晶體管T3打開，Q點與VGL信號相接，Q點持續性被拉低；晶體管T5、晶體管T6相繼拉低電路輸出端GOUT， 晶體管T3和晶體管T9相繼拉低Q點，晶體管T10和晶體管T11互相輔助晶體管T9進行拉低Q點的工作，以實現負載減小。