[發(fā)明專利]半導(dǎo)體裝置結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202210429953.4
• 申請日: 2022-04-22
• 公開（公告）號: CN115084022A
• 公開（公告）日: 2022-09-20
• 發(fā)明（設(shè)計）人: 陳定業(yè);李威養(yǎng);林家彬
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 閆華

一種半導(dǎo)體裝置結(jié)構(gòu)，包含多個通道結(jié)構(gòu)的堆疊于半導(dǎo)體鰭片上方，以及柵極堆疊包繞此些通道結(jié)構(gòu)。半導(dǎo)體裝置結(jié)構(gòu)同樣包含源極/漏極外延結(jié)構(gòu)相鄰于此些通道結(jié)構(gòu)，以及隔離結(jié)構(gòu)環(huán)繞半導(dǎo)體鰭片。半導(dǎo)體鰭片的突出部分自隔離結(jié)構(gòu)的頂表面突出。半導(dǎo)體裝置結(jié)構(gòu)還包含嵌入外延結(jié)構(gòu)相鄰于半導(dǎo)體鰭片的突出部分的第一側(cè)表面。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及一種半導(dǎo)體裝置結(jié)構(gòu)，尤其涉及一種嵌入(embedded)外延結(jié)構(gòu)。

背景技術(shù)

半導(dǎo)體集成電路(integrated circuit；IC)產(chǎn)業(yè)經(jīng)歷了快速成長。現(xiàn)代科技在集成電路材料與設(shè)計上的進(jìn)步已產(chǎn)生了好幾世代的集成電路，其中每一世代與上一世代相比都具有更小、更復(fù)雜的電路。

在集成電路的發(fā)展過程中，功能密度(functional density)(也就是說，單位芯片面積的互連裝置數(shù)目)大抵上會增加而幾何尺寸(geometry size)(也就是說，可使用制造工藝生產(chǎn)的最小元件(或線))卻減少。此微縮化的過程總體上會增加生產(chǎn)效率并降低相關(guān)成本而提供助益。

然而，此微縮化的進(jìn)步增加了集成電路加工和制造的復(fù)雜度。由于集成電路部件尺寸不斷縮小，集成電路的制造工藝也不斷變得更難以執(zhí)行。因此，如何以越來越小的尺寸形成可靠的半導(dǎo)體裝置仍是一個挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明實施例提供一種半導(dǎo)體裝置結(jié)構(gòu)，包括多個通道結(jié)構(gòu)的堆疊，于半導(dǎo)體鰭片上方；柵極堆疊，包繞此些通道結(jié)構(gòu)；源極/漏極外延結(jié)構(gòu)，相鄰于此些通道結(jié)構(gòu)；隔離結(jié)構(gòu)，環(huán)繞半導(dǎo)體鰭片，其中半導(dǎo)體鰭片的突出部分自隔離結(jié)構(gòu)的頂表面突出；以及嵌入外延結(jié)構(gòu)，相鄰于半導(dǎo)體鰭片的突出部分的第一側(cè)表面。

本發(fā)明實施例提供一種半導(dǎo)體裝置結(jié)構(gòu)，包括通道結(jié)構(gòu)，于半導(dǎo)體鰭片上方；柵極堆疊，包繞通道結(jié)構(gòu)；第一外延結(jié)構(gòu)，連接至通道結(jié)構(gòu)；隔離結(jié)構(gòu)，環(huán)繞半導(dǎo)體鰭片；以及第二外延結(jié)構(gòu)，自半導(dǎo)體鰭片的側(cè)表面延伸，其中第一外延結(jié)構(gòu)與第二外延結(jié)構(gòu)垂直地重疊。

本發(fā)明實施例提供一種半導(dǎo)體裝置結(jié)構(gòu)的形成方法，包括形成鰭片結(jié)構(gòu)于半導(dǎo)體基板上方；使用隔離結(jié)構(gòu)環(huán)繞鰭片結(jié)構(gòu)的下部；形成柵極堆疊橫跨鰭片結(jié)構(gòu)的一部分；部分地移除隔離結(jié)構(gòu)以露出鰭片結(jié)構(gòu)的下部的側(cè)表面；形成第一外延結(jié)構(gòu)于鰭片結(jié)構(gòu)上；以及形成第二外延結(jié)構(gòu)于鰭片結(jié)構(gòu)的下部的側(cè)表面上。

附圖說明

由以下的詳細(xì)敘述配合所附附圖，可最好地理解本發(fā)明實施例。應(yīng)注意的是，依據(jù)在業(yè)界的標(biāo)準(zhǔn)做法，各種特征并未按照比例繪制且僅用于說明。事實上，可任意地放大或縮小各種元件的尺寸，以清楚地表現(xiàn)出本發(fā)明實施例的特征。

圖1A以及圖1B是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的各種階段的俯視示意圖。

圖2A、圖2B、圖2C以及圖2D是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的各種階段的剖面示意圖。

圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖3I、圖3J以及圖3K是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的各種階段的剖面示意圖。

圖4A、圖4B、圖4C、圖4D以及圖4E是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的各種階段的剖面示意圖。

圖5是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的中間階段的剖面示意圖。

圖6是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的中間階段的剖面示意圖。

圖7是根據(jù)一些實施例，示出形成半導(dǎo)體裝置結(jié)構(gòu)的一部分的工藝的中間階段的剖面示意圖。

圖8是根據(jù)一些實施例，示出半導(dǎo)體裝置結(jié)構(gòu)的一部分的俯視示意圖。

圖9A、圖9B、圖9C以及圖9D是根據(jù)一些實施例，各自示出半導(dǎo)體裝置結(jié)構(gòu)的嵌入外延結(jié)構(gòu)的側(cè)視示意圖。