[發(fā)明專利]一種芯片封裝結(jié)構(gòu)、霧化器、電子霧化裝置

在審

• 申請?zhí)枺?/td>: 202210427237.2
• 申請日: 2022-04-21
• 公開（公告）號: CN114864557A
• 公開（公告）日: 2022-08-05
• 發(fā)明（設(shè)計(jì)）人: 趙伯松;董文杰;方偉明;周瑞龍
• 申請（專利權(quán)）人: 海南摩爾兄弟科技有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;B05B15/00
• 代理公司: 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280
• 代理人: 楊尚

本申請?zhí)峁┮环N芯片封裝結(jié)構(gòu)、霧化器、電子霧化裝置，芯片封裝結(jié)構(gòu)包括封裝體、芯片以及第一導(dǎo)電層；芯片位于封裝體內(nèi)；第一導(dǎo)電層位于封裝體內(nèi)，且位于芯片的一側(cè)；其中，第一導(dǎo)電層與芯片電連接以作為與芯片電連接的擴(kuò)充電容的電極板，擴(kuò)充電容用于擴(kuò)展芯片的內(nèi)置電容的電容量，從而有效抵抗干擾信號，提高芯片的工作穩(wěn)定性。

技術(shù)領(lǐng)域

本申請涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，尤其是涉及一種芯片封裝結(jié)構(gòu)、霧化器、電子霧化裝置。

背景技術(shù)

芯片內(nèi)部的晶圓由于材料限制，使得芯片裸片內(nèi)的電容容量較小，在一些極端情況下，芯片會因?yàn)閮?nèi)部電容容量不足，而無法有效的抵抗干擾信號，芯片的工作穩(wěn)定性差。

發(fā)明內(nèi)容

本申請?zhí)峁┮环N芯片封裝結(jié)構(gòu)、霧化器、電子霧化裝置，以解決由于芯片電容容量較小，導(dǎo)致抗干擾能力差以及工作穩(wěn)定性差的問題。

為解決上述問題，本申請?zhí)峁┑牡谝粋€(gè)技術(shù)方案為：提供一種芯片封裝結(jié)構(gòu)，包括：封裝體、芯片以及第一導(dǎo)電層；所述芯片位于所述封裝體內(nèi)；所述第一導(dǎo)電層位于所述封裝體內(nèi)，且位于所述芯片的一側(cè)；其中，所述第一導(dǎo)電層與所述芯片電連接以作為與所述芯片電連接的擴(kuò)充電容的電極板，所述擴(kuò)充電容用于擴(kuò)展所述芯片的內(nèi)置電容的電容量。

在一實(shí)施例中，所述芯片內(nèi)具有霧化器防偽電路，所述霧化器防偽電路包括第一內(nèi)置電容模塊和第二內(nèi)置電容模塊；所述第一內(nèi)置電容模塊和所述第二內(nèi)置電容模塊相互耦合構(gòu)成所述芯片的內(nèi)置電容；所述第一內(nèi)置電容模塊和所述第二內(nèi)置電容模塊中的一個(gè)與所述第一導(dǎo)電層電連接。

在一實(shí)施例中，所述芯片封裝結(jié)構(gòu)還包括第一引腳和第二引腳；所述第一引腳和所述第二引腳均部分位于所述封裝體內(nèi)，部分暴露于所述封裝體外；所述芯片包括連接端子，所述連接端子包括第一通信連接端子、第二通信連接端子、第一供電連接端子VDD和第二供電連接端子VSS；所述第一通信連接端子與所述第一引腳電連接；所述第二通信連接端子與所述第二引腳電連接；所述第一供電連接端子和所述第二供電連接端子中的一個(gè)與所述第一導(dǎo)電層電連接。

在一實(shí)施例中，所述第一供電連接端子與所述第一導(dǎo)電層電連接，所述第一內(nèi)置電容模塊通過所述芯片的襯底與所述第一導(dǎo)電層形成所述擴(kuò)充電容；所述擴(kuò)充電容與所述內(nèi)置電容并聯(lián)設(shè)置；或所述第二供電連接端子與所述第一導(dǎo)電層電連接，所述第二內(nèi)置電容模塊通過所述芯片的襯底與所述第一導(dǎo)電層形成所述擴(kuò)充電容；所述擴(kuò)充電容與所述內(nèi)置電容并聯(lián)設(shè)置。

在一實(shí)施例中，所述第一導(dǎo)電層設(shè)置于所述芯片的襯底遠(yuǎn)離所述連接端子的一側(cè)，且所述第一導(dǎo)電層與所述芯片的襯底之間設(shè)置有絕緣介質(zhì)層。

在一實(shí)施例中，所述第一導(dǎo)電層、所述第一引腳和所述第二引腳同層間隔設(shè)置。

在一實(shí)施例中，所述芯片封裝結(jié)構(gòu)還包括第一引腳、第二引腳和第二導(dǎo)電層；所述第一引腳和所述第二引腳均部分位于所述封裝體內(nèi)，部分暴露于所述封裝體外；所述芯片包括連接端子，所述連接端子包括第一通信連接端子、第二通信連接端子、第一供電連接端子VDD和第二供電連接端子VSS；所述第一通信連接端子與所述第一引腳電連接；所述第二通信連接端子與所述第二引腳電連接；所述第一導(dǎo)電層與所述第二導(dǎo)電層間隔設(shè)置于所述芯片的襯底遠(yuǎn)離所述連接端子的一側(cè)，且所述第一導(dǎo)電層與所述第二導(dǎo)電層之間設(shè)置有絕緣介質(zhì)層；所述第一導(dǎo)電層通過絕緣介質(zhì)層與所述第二導(dǎo)電層形成所述擴(kuò)充電容；所述第一供電連接端子和所述第二供電連接端子中的一個(gè)與所述第一導(dǎo)電層電連接，另一個(gè)與所述第二導(dǎo)電層電連接。

在一實(shí)施例中，所述芯片封裝結(jié)構(gòu)還包括連接層；所述第一導(dǎo)電層、所述連接層、所述第一引腳和所述第二引腳同層間隔設(shè)置于所述絕緣介質(zhì)層靠近所述芯片的一側(cè)，所述第二導(dǎo)電層設(shè)置于所述絕緣介質(zhì)層遠(yuǎn)離所述芯片的一側(cè)；所述連接層通過所述絕緣介質(zhì)層上的導(dǎo)電通孔與所述第二導(dǎo)電層電連接。