[發明專利]基于外延生長工藝的環繞N+區浮結功率器件及其制備方法

在審

• 申請號: 202210422245.8
• 申請日: 2022-04-21
• 公開（公告）號: CN114864388A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 何艷靜;周瑜;湯曉燕;袁昊;張玉明;宋慶文;劉延聰;許允亮
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/265;H01L29/06
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

本發明公開了一種基于外延生長工藝的環繞N+區浮結功率器件及其制備方法，該方法包括：提供N++襯底；在襯底的一側表面生長第一N?外延層；在第一N?外延層的上表面生長外延結構，外延結構包括至少一層第二N?外延層和至少一層N+摻雜區，第二N?外延層包括下部N?外延層和上部N?外延層，N+摻雜區包括下部N+摻雜區和上部N+摻雜區，下部N?外延層包括多個第一P+浮結，下部N+摻雜區包括多個第二P+浮結；在外延結構的上表面生長第三N?外延層；在第三N?外延層的上表面制作第一電極，并在襯底下表面制作第二電極。由于N+摻雜區的摻雜濃度高于漂移區的摻雜濃度，因此電導率高、對載流子阻擋能力低，減小了P型結構之間的JFET區域電阻，提升整個功率器件的通流能力。

技術領域

本發明屬于半導體技術領域，具體涉及一種基于外延生長工藝的環繞N+區浮結功率器件及其制備方法。

背景技術

為了提升功率器件的性能，以浮結為代表的“超級結”結構被應用在相關功率器件中。所謂浮結結構，是在傳統功率器件的外延區中加入一區或多區不連續的P+結構，類似于在外延區內部形成PN結。當功率器件工作在反向狀態時，浮結結構的加入可以將外延區內部原本為三角形或梯形的電場分布改變為以浮結為分割線的上下雙三角形分布，從而在外延區厚度和濃度不變的情況下提升器件的反向擊穿電壓。

但是，在傳統碳化硅器件中加入浮結結構時，需要綜合考慮外延區結構、源區浮結結構、終端區浮結結構以及終端結構等各個因素對器件性能的影響，不僅設計相對復雜，功率器件的正向導通電阻也較大。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種基于外延生長工藝的環繞N+區浮結功率器件及其制備方法。本發明要解決的技術問題通過以下技術方案實現：

第一方面，本發明提供一種基于外延生長工藝的環繞N+區浮結功率器件的制備方法，包括：

提供一N++襯底；

在所述N++襯底的一側表面生長第一N-外延層；

在所述第一N-外延層遠離所述襯底的一側表面生長外延結構，所述外延結構包括至少一層第二N-外延層和至少一層N+摻雜區；所述第二N-外延層包括下部N-外延層、以及位于所述下部N-外延層遠離所述襯底一側的上部N-外延層，所述N+摻雜區包括下部N+摻雜區、以及位于所述下部N+摻雜區遠離所述襯底一側的上部N+摻雜區；

其中，所述下部N-外延層包括多個位于有源區的第一P+浮結，所述下部N+摻雜區包括多個位于有源區的第二P+浮結，且所述N+摻雜區的摻雜濃度高于所述第二N-外延層的摻雜濃度；

在所述外延結構遠離所述襯底的一側表面生長第三N-外延層；

在所述第三N-外延層遠離所述襯底的一側表面制作第一電極，并在所述襯底遠離所述第一N-外延層的一側表面制作第二電極。

在本發明的一個實施例中，所述外延結構包括多個第二N-外延層和一個N+摻雜區；其中，所述N+摻雜區位于所述第一N-外延層與所述第二N-外延層之間；或者，

所述N+摻雜區位于任意兩個所述第二N-外延層之間；或者，

所述N+摻雜區位于所述第二N-外延層與所述第三N-外延層之間。

在本發明的一個實施例中，所述外延結構包括一個第二N-外延層和多個N+摻雜區；其中，所述第二N-外延層位于所述第一N-外延層與所述N+摻雜區之間；或者，

所述第二N-外延層位于任意兩個所述N+摻雜區之間；或者，

所述第二N-外延層位于所述N+摻雜區與所述第三N-外延層之間。

在本發明的一個實施例中，所述N+摻雜區采用如下步驟制得：