[發明專利]支持錯誤注入驗證測試的驗證方法、計算機可讀介質

在審

• 申請號: 202210418192.2
• 申請日: 2022-04-21
• 公開（公告）號: CN114880972A
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 馬驍
• 申請（專利權）人: 杭州云合智網技術有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F11/263;G06F11/10
• 代理公司: 上海洞見未來專利代理有限公司 31467
• 代理人: 苗繪

本發明公開了一種支持錯誤注入驗證測試的驗證方法、計算機可讀介質，其中驗證方法，包含如下步驟：創建序列元素，序列元素攜帶需要進行測試的錯誤注入的類型；創建驅動器，驅動器根據錯誤注入的類型對接收到的序列元素的數據進行錯誤注入并修改，將修改后的序列元素的數據驅動到外部的接口總線上；在事務數據中增加能夠標識錯誤注入的類型的成員變量；創建監測器，監測器監測接口總線的當前路徑上所包含的錯誤注入的類型；創建驗證分析組件，監測器將監測到的錯誤注入的類型輸入至驗證分析組件以及DUT相關的錯誤監測機制功能組件下進行驗證分析。本發明可根據實際項目需要靈活進行開關控制，因此與現有方案下的驗證平臺結構完全兼容。

技術領域

本發明涉及芯片驗證技術領域，特別涉及一種支持錯誤注入驗證測試的驗證方法和計算機可讀介質。

背景技術

在驗證環境中，通常我們會使用UVM來搭建對RTL（Register Transfer Level，寄存器傳輸級）設計（這里的DUT，待測設計）的驗證平臺，如圖1所示是一個基于UVM驗證平臺的典型架構，這里使用interface接口將DUT與驗證平臺進行連接，然后通過編寫sequence序列激勵并經過相關驗證組件驅動到interface接口上以施加給DUT的輸入端，然后監測DUT的輸出端信號，并廣播發送到分析組件進行分析比較，從而判斷DUT行為功能的正確性。

上述方案是通常情況下我們采用的對DUT的驗證方案，但是實際驗證工作中還需要考慮到以下兩種數據出現差錯的情況：

（1）在實際的驗證平臺中可能會出現時序總線協議的違反錯誤

這種情況是不應該出現的，也是設計和驗證人員應該要避免的，但是驗證平臺需要能夠識別并提醒開發人員進行修正。

（2）信號傳輸過程中的錯誤

實際芯片中的數據傳輸過程中，由于傳輸系統導致的在鏈路上傳輸的一個或多個幀數據出現差錯。這種情況下，就需要RTL設計具有差錯檢測機制，僅當檢測的結果正確時才接收該數據，以盡可能提高數據傳輸的正確性。

那么，在這種情況下，我們相應的就需要對具有差錯檢測機制的RTL設計進行錯誤注入的測試，以驗證在發生錯誤傳輸數據的情況下該RTL設計的相關差錯檢測功能。

而上述現有的方案并沒有在一開始就考慮到錯誤注入測試的場景，因此，需要對其進行改進以適應實際芯片驗證的需要。本專利在現有方案的基礎上提出了一種適用于差錯注入測試的驗證平臺結構，可以方便的應用對具有類似差錯檢測機制功能的RTL設計進行行為功能的驗證。

發明內容

根據本發明實施例，提供了一種支持錯誤注入驗證測試的驗證方法，包含如下步驟：

創建序列元素，序列元素攜帶需要進行測試的錯誤注入的類型；

創建驅動器，驅動器根據錯誤注入的類型對接收到的序列元素的數據進行錯誤注入并修改，將修改后的序列元素的數據驅動到外部的接口總線上；

在事務數據中增加能夠標識錯誤注入的類型的成員變量；

創建監測器，監測器監測接口總線的當前路徑上所包含的錯誤注入的類型；

創建驗證分析組件，監測器將監測到的錯誤注入的類型輸入至驗證分析組件以及DUT相關的錯誤監測機制功能組件下進行驗證分析。

進一步，序列元素攜帶需要進行測試的錯誤注入的類型具體為：

在序列元素中增加本地錯誤注入相關的數據成員；

創建具有錯誤注入的序列，隨機具有錯誤注入的序列內包含的序列元素；

使用本地錯誤注入相關的數據成員變量覆蓋包含的序列元素的錯誤注入相關的數據成員變量，作為需要進行測試的錯誤注入的類型。