[發明專利]一種寄存器調試平臺和調試方法有效

申請號：	202210414672.1	申請日：	2022-04-20
公開（公告）號：	CN114510432B	公開（公告）日：	2022-07-12
發明（設計）人：	邵海波;賈曉龍	申請（專利權）人：	蘇州浪潮智能科技有限公司
主分類號：	G06F11/36	分類號：	G06F11/36;G06F13/40
代理公司：	北京連和連知識產權代理有限公司 11278	代理人：	宋薇薇;豐行
地址：	215000 江蘇省蘇州***	國省代碼：	江蘇;32
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種寄存器調試平臺方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明提供了一種寄存器調試平臺和調試方法，寄存器調試平臺包括：模塊總線接口，模塊總線接口連接到需要調試的模塊的總線接口上并配置為獲取CPU發出的訪問需要調試的模塊的總線訪問信息；寄存器模型，寄存器模型包括譯碼器和寄存器組，譯碼器連接到模塊總線接口并配置為根據總線訪問信息獲取寄存器地址，寄存器組連接到譯碼器并配置為根據需要調試的模塊的寄存器文件生成與需要調試的模塊的寄存器一一對應的寄存器；調試模塊，調試模塊連接到譯碼器并配置為獲取寄存器組中每個寄存器的信息并根據寄存器地址顯示寄存器的信息。通過使用本發明的方案，能夠方便的集成到任何仿真環境中，實現對硬件寄存器的實時監測顯示，能夠及時改變寄存器的值。

技術領域

本發明涉及計算機領域，并且更具體地涉及一種寄存器調試平臺和調試方法。

背景技術

一個SoC（片上系統）芯片通常包含了硬件和軟件兩個部分，它們互相協同，做為一個系統來實現用戶需要的功能。傳統的芯片開發，先要設計好硬件電路，設計經過驗證后才會去流片，而軟件的開發測試是在芯片回片后才能在芯片上進行。一旦在軟件測試的時候發現一個嚴重的硬件問題，后果必然是災難性的，因為芯片的硬件部分已經不可更改了。所以，一款芯片設計通常需要很長時間，經過充分驗證才能流片，這也是為什么芯片設計耗資巨大的一個原因。如何讓軟件開發和測試工作在芯片流片前進行，就成了解決問題的關鍵。目前業界通常使用的方法有兩個，一個是在硬件加速設備上提前測試部分軟件，比如硬件加速器或FPGA。另一個就是通過仿真來測試，仿真的方法雖然具有速度慢，搭建測試環境耗費時間長等特點，但因其所有內部信號可見，常常在芯片設計開始階段用來保證設計的基本功能。相比仿真的方法，硬件加速具有速度快、價格昂貴的特點，但它另外一個突出的問題就是調試能力無法像RTL仿真那樣對用戶透明，所有測試工作只能在芯片開發的晚期，整個芯片的驗證達到一定的質量后才能開始。

發明內容

有鑒于此，本發明實施例的目的在于提出一種寄存器調試平臺和調試方法，通過使用本發明的技術方案，能夠方便的集成到任何仿真環境中，實現對硬件寄存器的實時監測顯示，能夠及時改變寄存器的值。

基于上述目的，本發明的實施例的一個方面提供了一種寄存器調試平臺，包括：

模塊總線接口，模塊總線接口連接到需要調試的模塊的總線接口上并配置為獲取CPU發出的訪問需要調試的模塊的總線訪問信息；

寄存器模型，寄存器模型包括譯碼器和寄存器組，譯碼器連接到模塊總線接口并配置為根據總線訪問信息獲取寄存器地址，寄存器組連接到譯碼器并配置為根據需要調試的模塊的寄存器文件生成與需要調試的模塊的寄存器一一對應的寄存器；

調試模塊，調試模塊連接到譯碼器并配置為獲取寄存器組中每個寄存器的信息并根據寄存器地址顯示寄存器的信息。

根據本發明的一個實施例，還包括：

編寫總線接口，編寫總線接口通過總線互聯連接到需要調試的模塊的總線接口上，編寫總線接口還連接到譯碼器。

根據本發明的一個實施例，還包括：

編輯模塊，編輯模塊連接到譯碼器并配置為根據需求修改寄存器中的信息，并將修改的寄存器的信息發送到編寫總線接口。

根據本發明的一個實施例，還包括：

讀寫隊列，讀寫隊列設置在模塊總線接口和譯碼器之間并配置為將模塊總線接口獲取到的總線訪問信息按照順序進行存儲并依次發送到譯碼器。