[發明專利]數據包處理方法及相關產品

在審

• 申請號: 202210411412.9
• 申請日: 2022-04-19
• 公開（公告）號: CN114866625A
• 公開（公告）日: 2022-08-05
• 發明（設計）人: 嚴曉東
• 申請（專利權）人: 哲庫科技（北京）有限公司
• 主分類號: H04L69/22
• 分類號: H04L69/22;H04L49/90
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 鄭小娟

本申請實施例提供一種數據包處理方法及相關產品，該數據包處理方法包括：協議處理單元從內存獲得數據包，提取數據包的頭部信息，根據頭部信息生成控制信息，控制信息用于指示數據包是否可以進行通用接收卸載GRO處理；協議處理單元將控制信息寫入第一存儲器，直接內存訪問DMA預處理單元用于從第一存儲器獲取控制信息。本申請實施例可以減少存儲器的資源浪費。

技術領域

本申請涉及通信技術領域，具體涉及一種數據包處理方法及相關產品。

背景技術

通用接收卸載(generic receive offload，GRO)是一種可以為網絡協議棧減負的處理方法。其基本原理為將接收到的同一條流量的多個小數據包合成一個大的數據包，然后將大數據包傳遞給數據處理器，這樣數據處理器只需要處理一個大數據包的頭部信息而不用分多次去處理多個小數據包的頭部信息，這有助于提高數據處理器的數據處理效率。然而，目前的GRO需要空間較大的存儲器來存放四元組信息，造成存儲器較大的資源浪費。

發明內容

本申請實施例提供一種數據包處理方法及相關產品，可以減少存儲器的資源浪費。

本申請實施例的第一方面提供了一種數據包處理方法，所述方法包括：

協議處理單元從內存獲得數據包，提取所述數據包的頭部信息，根據所述頭部信息生成控制信息，所述控制信息用于指示所述數據包是否可以進行通用接收卸載GRO處理；

所述協議處理單元將所述控制信息寫入第一存儲器，直接內存訪問DMA預處理單元用于從所述第一存儲器獲取所述控制信息。

本申請實施例的第二方面提供了一種網卡芯片，包括內存、協議處理單元、直接內存訪問DMA預處理單元和DMA處理單元、第一存儲器和第二存儲器；

所述協議處理單元，用于從所述內存獲得數據包，提取所述數據包的頭部信息，根據所述頭部信息生成控制信息，所述控制信息用于指示所述數據包是否可以進行通用接收卸載GRO處理，以及用于指示所述數據包所屬的流量編號；

所述協議處理單元，用于將所述控制信息寫入所述第一存儲器；

所述DMA預處理單元，用于從所述第一存儲器獲取所述控制信息，根據所述控制信息將可以進行GRO處理的流量編號相同的數據包鏈接在一起，得到屬于同一流量的鏈接信息，將所述屬于同一流量的鏈接信息寫入所述第二存儲器；

所述DMA處理單元，用于從所述第二存儲器獲取所述屬于同一流量的鏈接信息，根據所述屬于同一流量的鏈接信息執行GRO的DMA流程。

本申請實施例的第三方面提供了一種電子設備，包括本申請實施例第二方面所述的網卡芯片和主處理器；

所述網卡芯片，用于將在執行GRO的DMA流程的過程中將所述網卡芯片的內存中可以進行GRO處理的數據包搬遷到所述主處理器。

本申請實施例的第四方面提供了一種數據包處理裝置，所述裝置應用于協議處理單元，所述裝置包括：

獲得單元，用于從內存獲得數據包；

提取單元，用于提取所述數據包的頭部信息；

生成單元，用于根據所述頭部信息生成控制信息，所述控制信息用于指示所述數據包是否可以進行通用接收卸載GRO處理；

寫入單元，用于將所述控制信息寫入第一存儲器，預處理單元用于從所述第一存儲器獲取所述控制信息。

本申請實施例的第五方面提供了一種協網卡芯片，包括處理器和存儲器，所述存儲器用于存儲計算機程序，所述計算機程序包括程序指令，所述處理器被配置用于調用所述程序指令，執行如本申請實施例第一方面中的步驟指令。