[發(fā)明專利]芯片封裝結(jié)構(gòu)及其形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210409548.6
• 申請(qǐng)日: 2022-04-19
• 公開(kāi)（公告）號(hào): CN115064501A
• 公開(kāi)（公告）日: 2022-09-16
• 發(fā)明（設(shè)計(jì)）人: 林惠婷;高金福;陳承先
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L23/00
• 分類號(hào): H01L23/00;H01L23/544;H01L23/31;H01L23/16
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

提供一種芯片封裝結(jié)構(gòu)，此芯片封裝結(jié)構(gòu)包括具有表面的布線基板。此芯片封裝結(jié)構(gòu)包括位于布線基板的表面上的芯片結(jié)構(gòu)。此芯片封裝結(jié)構(gòu)包括位于布線基板的表面上的抗翹曲結(jié)構(gòu)。抗翹曲結(jié)構(gòu)圍繞芯片結(jié)構(gòu)。此芯片封裝結(jié)構(gòu)包括固定至布線基板的表面并鄰近于抗翹曲結(jié)構(gòu)的第一下部的第一定錨(anchor)結(jié)構(gòu)。第一下部位于第一定錨結(jié)構(gòu)及芯片結(jié)構(gòu)之間，且第一定錨結(jié)構(gòu)與芯片結(jié)構(gòu)電性隔離。

技術(shù)領(lǐng)域

本公開(kāi)實(shí)施例涉及芯片封裝結(jié)構(gòu)，特別涉及具有定錨(anchor)結(jié)構(gòu)的芯片封裝結(jié)構(gòu)及其形成方法。

背景技術(shù)

半導(dǎo)體裝置用于各種電子應(yīng)用，如個(gè)人電腦、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備。半導(dǎo)體裝置通常通過(guò)在半導(dǎo)體基板上依次沉積絕緣層或介電層、導(dǎo)電層和半導(dǎo)體層，并使用微影(光刻)工藝和蝕刻工藝對(duì)各種材料層進(jìn)行圖案化，以在其上形成電路元件和元素。

許多集成電路(integrated circuits；IC)通常在半導(dǎo)體晶圓上制造。集成電路材料和設(shè)計(jì)的技術(shù)進(jìn)展已經(jīng)生產(chǎn)了幾代的集成電路。每一代都具有比前一代更小、更復(fù)雜的電路。晶圓的晶粒可以晶圓水準(zhǔn)進(jìn)行加工和封裝，并且各種晶圓級(jí)封裝的技術(shù)已經(jīng)開(kāi)發(fā)出來(lái)。由于芯片封裝結(jié)構(gòu)可能需要包括具有多功能的多個(gè)芯片，因此，形成具有多個(gè)芯片的可靠芯片封裝結(jié)構(gòu)是一個(gè)挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種芯片封裝結(jié)構(gòu)，包括：布線基板，具有表面；芯片結(jié)構(gòu)，位于布線基板的表面上；抗翹曲結(jié)構(gòu)，位于布線基板的表面上，其中抗翹曲結(jié)構(gòu)圍繞芯片結(jié)構(gòu)；以及第一定錨結(jié)構(gòu)，固定至布線基板的表面并鄰近于抗翹曲結(jié)構(gòu)的第一下部，其中第一下部位于第一定錨結(jié)構(gòu)及芯片結(jié)構(gòu)之間，且第一定錨結(jié)構(gòu)與芯片結(jié)構(gòu)電性隔離。

本發(fā)明實(shí)施例提供一種芯片封裝結(jié)構(gòu)，包括：布線基板，具有表面；芯片結(jié)構(gòu)，位于布線基板的表面上；抗翹曲結(jié)構(gòu)，位于翹曲基板的表面上，其中抗翹曲結(jié)構(gòu)圍繞芯片結(jié)構(gòu)；以及第一定錨結(jié)構(gòu)，固定至布線基板的表面并鄰近于抗翹曲結(jié)構(gòu)的第一下部，其中第一定錨結(jié)構(gòu)位于芯片結(jié)構(gòu)及第一下部之間，以及第一定錨結(jié)構(gòu)與芯片結(jié)構(gòu)電性隔離。

本發(fā)明實(shí)施例提供一種芯片封裝結(jié)構(gòu)的形成方法，包括：接合芯片結(jié)構(gòu)至布線基板的表面；形成第一定錨結(jié)構(gòu)于布線基板的表面上；以及接合抗翹曲結(jié)構(gòu)至布線基板的表面，其中抗翹曲結(jié)構(gòu)圍繞芯片結(jié)構(gòu)并且位于芯片結(jié)構(gòu)及第一定錨結(jié)構(gòu)之間，以及第一定錨結(jié)構(gòu)靠近抗翹曲結(jié)構(gòu)并且與芯片結(jié)構(gòu)電性隔離。

附圖說(shuō)明

以下將配合說(shuō)明書(shū)附圖詳述本發(fā)明實(shí)施例。應(yīng)注意的是，依據(jù)在業(yè)界的標(biāo)準(zhǔn)做法，各種特征并未按照比例繪制且僅用以說(shuō)明例示。事實(shí)上，可任意地放大或縮小元件的尺寸，以清楚地表現(xiàn)出本發(fā)明實(shí)施例的特征。

圖1A-1F是根據(jù)本公開(kāi)的一些實(shí)施例，示出用于形成芯片封裝結(jié)構(gòu)的工藝的各個(gè)階段的剖面圖。

圖1F-1是根據(jù)本公開(kāi)的一些實(shí)施例，示出圖1F的芯片封裝結(jié)構(gòu)的俯視圖。

圖2是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖3是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖4是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖5A是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的剖面圖。

圖5B是根據(jù)本公開(kāi)的一些實(shí)施例，示出圖5A的芯片封裝結(jié)構(gòu)的俯視圖。

圖6是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖7是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖8是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的俯視圖。

圖9A是根據(jù)本公開(kāi)的一些實(shí)施例，示出芯片封裝結(jié)構(gòu)的剖面圖。