[發明專利]一種CMOS反相器單粒子閂鎖效應仿真方法

在審

• 申請號: 202210401979.8
• 申請日: 2022-04-18
• 公開（公告）號: CN114692535A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 孟洋;呂賀;曹榮幸;薛玉雄;梅博;張洪偉;劉洋;鄭澍;李紅霞;韓丹;曾祥華;李興冀;楊劍群
• 申請（專利權）人: 揚州大學
• 主分類號: G06F30/3308
• 分類號: G06F30/3308;G06F30/337;G06F111/10
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 陳建和

本發明公開了一種CMOS反相器單粒子閂鎖效應仿真方法，基于器件內部工藝參數，利用TCAD仿真平臺構建NMOS?PMOS組合的完整CMOS工藝結構模型。該模型可以準確表征器件發生SEL時的PNPN可控硅正反饋大電流隨時空的演變過程，彌補了NMOS單管SEL模型不能準確表征CMOS反相器SEL特性的缺點，從而提高了器件SEL模擬仿真準確度。本發明方法可以快速便捷獲得器件發生SEL的電參數空間分布特性，為器件的SEL研究及型號產品設計加固提供技術支撐。

技術領域

本發明涉及一種CMOS反相器單粒子閂鎖效應仿真方法。

背景技術

數字電路是處理信號，實現系統邏輯功能與自動化的重要組成部分。CMOS(互補金屬氧化物半導體)反相器，具有低功耗、低輸出阻抗、高噪聲容限等優點，常被應用在時鐘振蕩器、存儲器等常用電子器件中，也因此被作為數字電路最基本的組成單元之一。

伴隨著航天事業的不斷發展，數字電路被大量運用到航天領域，CMOS反相器作為其關鍵單元，在遭受空間輻射環境中高能粒子撞擊時，可能會引發器件的SEE(單粒子效應)，成為系統正常工作的薄弱環節。CMOS反相器中的SEE主要考慮SEU(單粒子翻轉)與SEL(單粒子閂鎖)。SEU為軟錯誤，指輸出邏輯狀態的翻轉，這可能引起系統功能性錯誤；SEL為硬錯誤，指單粒子轟擊引發的單粒子電流致使寄生雙極性晶體管開啟，從而形成PNPN可控硅的正反饋電流，引發器件電流急劇增大，導致器件的永久損毀，進而影響系統的正常工作。

由于SEL對在軌航天器系統具有不可逆損傷，所以需要對CMOS反相器進行抗單粒子能力評估，評估主要有試驗和模擬仿真兩種手段，通常試驗在地面加速器上進行，但是加速器資源有限、價格高昂，試驗不利于開展，且不易得到器件內部電參數空間分布特性；而仿真模擬手段便捷、經濟并且易獲得器件內部電參數微觀分布，所以模擬仿真手段是進行SEL評估的主要途徑。

目前仿真結構主要采用CMOS反相器單管結構模型，這種模型存在不能完整模擬出器件發生SEL時PNPN結構正反饋大電流特性的缺點，不利于器件的SEL加固設計。具體的，常規器件模擬仿真只建立CMOS反向器中的NMOS(N型金屬-氧化物-半導體)或者PMOS(P型金屬-氧化物-半導體)單管結構，導致仿真只能模擬出單管的寄生BJT(雙極結型晶體管)導通引起大電流致器件燒毀，而不能準確模擬CMOS反相器由于PNP-NPN結構可控硅開啟形成正反饋大電流引起的器件SEL的問題。

發明內容

發明目的：針對上述現有技術，提出一種CMOS反相器單粒子閂鎖效應仿真方法，通過該方法獲得器件SEL的PNPN結構正反饋電流和電場隨時間、空間演變的分布特性。

技術方案：一種CMOS反相器單粒子閂鎖效應仿真方法，包括：

步驟1：根據待測器件的結構圖及工藝參數，利用TCAD軟件進行器件結構建模，定義器件結構和尺寸；然后定義器件各個區域的尺寸、材料類型、摻雜類型及摻雜濃度；最后定義器件的電極及網格劃分信息；

步驟2：在建立器件結構模型的基礎上，添加物理模型，包括：遷移率模型、復合模型、載流子統計模型、碰撞離化模型，以此通過數值計算方式，仿真獲得器件的真實物理特性；

步驟3：器件電學特性仿真，具體包括：首先，將器件相關電極短接，以此引出接地端、電源端、輸入端、輸出端；其次，將器件輸出端設置為電流邊界；接著，給器件接地端和電源端加壓，使器件進入工作狀態；最后，在器件輸入端加偏壓，電壓初值為0V，終值為3.3V，步長為0.1V，以此仿真獲得器件的電學特性；

步驟4：若步驟3仿真得到的器件電學特性不完全符合器件實際的電學特性，則進行迭代優化仿真參數，參數包括：器件尺寸、各區域尺寸、各區域摻雜濃度、溝道長度、載流子壽命，直至仿真得到的電學特性與器件試驗結果相符合；