[發明專利]一種基于復合襯底的場效應晶體管及其制作方法

在審

• 申請號: 202210395533.9
• 申請日: 2022-04-15
• 公開（公告）號: CN114823576A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 鄭偉;燕英強;凌云志;王垚;向迅;崔銀花;何思亮;胡川;陳志濤
• 申請（專利權）人: 廣東省科學院半導體研究所
• 主分類號: H01L23/373
• 分類號: H01L23/373;H01L29/06;H01L29/66;H01L29/78;H01L21/336
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 李家平

本發明公開了一種基于復合襯底的場效應晶體管及其制作方法，場效應晶體管包括：基礎襯底、復合襯底、單晶硅層、介電層、源極區域、漏極區域和柵極區域；基礎襯底的表面依次層疊復合襯底、單晶硅層和介電層；復合襯底包括金剛石層和多晶硅層，金剛石層與基礎襯底接觸，多晶硅層與單晶硅層接觸；單晶硅層的兩端分別設置有源極摻雜區和漏極摻雜區，源極摻雜區的上方設有源極區域，漏極摻雜區的上方設有漏極區域；介電層設置在單晶硅層的表面；源極區域設置在源極摻雜區的上方的介質層，漏極區域設置在漏極摻雜區的上方的介質層，單晶硅層的未摻雜區的上方的介電層設置有柵極區域。本發明實施例中能夠有效降低晶體管場效應管的工藝制造難度。

技術領域

本發明涉及半導體技術領域，尤其是涉及一種基于復合襯底的場效應晶體管及其制作方法。

背景技術

伴隨著5G時代的到來，半導體及微電子領域的飛速發展，使得人們對于器件性能及速度的需求越來越大。基于以往的經驗，集成電路的發展，主要通過減小晶體管尺寸，提高單位面積芯片內的晶體管數量來實現。但是隨著集成電路制程發展，芯片內部晶體管數量的增多導致功率密度急劇上升，芯片平均溫度升高，甚至引起芯片的局部過熱，進一步提升集成電路的性能變得愈加困難。集成電路中的熱主要由晶體管等有源器件運算時產生。由于發熱量增大，溫度不斷上升，從而引起互連線的電遷移現象、晶體管運行效率下降以及漏電功率提高。同時芯片制造的可靠性問題也會因為溫度的上升而更加嚴重。因此，散熱問題已經成為制約集成電路性能進一步提升的瓶頸。

現有的場效應晶體管采用單一金剛石作為場效應晶體管的散熱襯底，以解決場效應晶體管工作時的熱集中問題，但是現有的場效應晶體管采用單一金剛石作為場效應管的散熱襯底，由于金剛石的打孔工藝不成熟，隨著金剛石厚度的增加，打孔的難度逐漸增加，而且難以在金剛石的表面進行拋光，導致現有的場效應晶體管的工藝制造難度較大。

發明內容

本發明提供了一種基于復合襯底的場效應晶體管及其制作方法，以解決現有的場效應晶體管的工藝制造難度較大的技術問題。

本發明的一個實施例提供了一種基于復合襯底的場效應晶體管，包括：

基礎襯底、復合襯底、單晶硅層、介電層、源極區域、漏極區域和柵極區域；

所述基礎襯底的表面依次層疊所述復合襯底、所述單晶硅層和所述介電層；

所述復合襯底包括金剛石層和多晶硅層，所述金剛石層與所述基礎襯底接觸，所述多晶硅層與所述單晶硅層接觸；

所述單晶硅層的兩端分別設置有源極摻雜區和漏極摻雜區，所述源極摻雜區的上方設有源極區域，所述漏極摻雜區的上方設有漏極區域；

所述介電層設置在所述單晶硅層的表面；

所述源極區域設置在所述源極摻雜區的上方的介質層，所述漏極區域設置在所述漏極摻雜區的上方的介質層，所述源極區域和所述漏極區域之間的單晶硅層的未摻雜區的上方的介電層設置有所述柵極區域。

進一步的，所述場效應晶體管還包括隔離層，所述隔離層穿透所述單晶硅層和所述多晶硅層與所述金剛石層接觸。

進一步的，所述源極區域和所述漏極區域之間的單晶硅層的未摻雜區的上方的介電層的長度大于所述柵極區域的長度，所述源極摻雜區的長度大于所述源極區域的長度，所述漏極摻雜區的長度大于所述漏極區域的長度，且所述柵極區域不與所述漏極區域和所述源極區域連接。

進一步的，所述金剛石層包括單晶結構金剛石層和多晶結構金剛石層的其中一種。

本發明實施例提供了一種如上述的場效應晶體管的制作方法，包括：

提供一基礎襯底，在所述基礎襯底的表面通過外延形成金剛石層，在所述金剛石層的表面通過外延生成多晶硅層；