[發明專利]一種抗單粒子效應輻射加固帶隙基準電路

有效

• 申請號: 202210394652.2
• 申請日: 2022-04-15
• 公開（公告）號: CN114756079B
• 公開（公告）日: 2023-07-18
• 發明（設計）人: 邱旻韡;屈柯柯
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種抗單粒子效應輻射加固帶隙基準電路，其特征在于，包括PMOS晶體管MP1～MP7；NMOS晶體管MN1～MN8；二極管D1～D9；PNP三極管BP1～BP3；電阻R1～R6；電容C1～C3；其中的R1、MN1、MN2、MP1、MP2、MN3、MN4、D1～D4為啟動電路，為帶隙基準電路提供偏置電流；所述的MP3、MP6、MP7、MN5、MN6、D5～D8、C1～C2、R2、MN7、MP4、MP5、MN8構成運算放大器，所述的MP3、MP4通過電流鏡鏡像MP1的電流給運算放大器提供偏置，MP5也通過電流鏡鏡像給后續基準電壓產生部分提供偏置，且運算放大器輸入端對MP6、MP7的柵極電位分別連接R3和BP3發射極；所述的R4、R5、R3、BP1～BP3、D9、以及R6、C3構成帶隙基準電壓產生電路，其中的BP1與BP3的基極-發射極電壓差產生正溫度系數的電壓信號，BP3基極-發射極正向PN結產生負溫度系數的電壓，兩者相加得到與溫度無關的基準電壓；

其中的電阻R1一端連接外接電源，一端連接MN1的漏端；MN1的源端連接地，柵端連接MN2的柵端；MN2的源端接地，漏端接MP1的漏端和柵端；MP1的源端接電源；MP1的柵端連接MP3、MP4、MP5的柵端；MP2的漏端接MN3的漏端和柵端，MN3的源端接D1的陽極，D1陰極接地；MN3柵端接MN4柵端，MN4源端接D2陽極，D2陰極接D3陽極，D3陰極接D4陽極，D4陰極接地；MN4的漏端分別接MP5、MN8的漏端；MN8的柵端分別接MP4、MN7的漏端，MN8的源端接R4、R5、R6的一端；R4的另一端分別接R3一端、MP6柵端、D9陽極；R5的另一端分別接R3一端、MP7柵端、BP3發射極；D9陰極接BP2發射極；R3另一端接BP1發射極；BP1、BP2、BP3基極、集電極接地；MP3漏端分別接MP6、MP7源端；MP6漏端接MN5漏端和柵端；MN5源端接地，MN5柵端接D5陽極，D5陰極接D6陽極，D6陰極接地；C1一端接MP6、MP7源端，另一端接地；MP7漏端接MN6漏端，MN6源端接地；MN6漏端分別接MN7柵端、D7陽極，R2一端；D7陰極接D8陽極，D8陰極接地；R2另一端接C2一端，C2另一端接MN7漏端。

2.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的啟動電路開啟完成后，MN3柵端電壓為V_D1+V_THN3，MN4開啟所需的柵極電壓為V_D1+V_D2+V_D3+V_THN4≈3V_D1+V_THN3＞V_D1+V_THN3。

3.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的運算放大器中R2、C2給運放提供米勒補償，電容C1設于MP6、MP7源極直接，提供濾波。

4.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的運算放大器中D5、D6開啟的電壓小于MN5、MN6的閾值電壓，所以正常條件下不會導通，如果MN5、MN6柵極出現單粒子瞬態擾動尖峰電流，可以通過D5、D6及時泄放。

5.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的運算放大器中D7、D8開啟的電壓小于MN6、MN7的閾值電壓，可穩定MN7柵極電位。

6.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的MN8源極同時連接電阻R4、R5一端，MP6、MP7柵極電位分別連接電阻R4、R5另一端，保證流過兩個電阻的電流相等。

7.根據權利要求1所述的抗單粒子效應輻射加固帶隙基準電路，其特征在于：所述的帶隙基準電壓產生電路中R4、R5兩端電壓精確相等，所以保證BP1、BP3發射極電流也相等，減小輸出基準的失調；D9、BP2正常工作時也不會導通，輻照條件下可以有效泄放基準產生部分的瞬態電流，保證輸出基準穩定；R6、C3構成低通濾波器，濾除輸出因為單粒子入射誘發的尖峰電壓。