[發(fā)明專(zhuān)利]一種具有捕獲結(jié)構(gòu)的復(fù)合襯底及其制備方法及電子元器件

有效

• 申請(qǐng)?zhí)枺?/td>: 202210392175.6
• 申請(qǐng)日: 2022-04-15
• 公開(kāi)（公告）號(hào): CN114497197B
• 公開(kāi)（公告）日: 2022-08-09
• 發(fā)明（設(shè)計(jì)）人: 李真宇;楊超;胡文;孔霞;劉亞明;韓智勇
• 申請(qǐng)（專(zhuān)利權(quán)）人: 濟(jì)南晶正電子科技有限公司
• 主分類(lèi)號(hào): H01L29/36
• 分類(lèi)號(hào): H01L29/36;H01L21/46
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 逯長(zhǎng)明;許偉群

本申請(qǐng)?zhí)峁┮环N具有捕獲結(jié)構(gòu)的復(fù)合襯底及其制備方法及電子元器件，本申請(qǐng)?zhí)峁┑募夹g(shù)方案屬于半導(dǎo)體器件領(lǐng)域，所述復(fù)合襯底包括依次設(shè)置的襯底基板、缺陷層、絕緣層和有源層，在所述襯底基板與所述缺陷層之間具有包括負(fù)電荷活性中心的捕獲結(jié)構(gòu)，所述捕獲結(jié)構(gòu)中的負(fù)電荷活動(dòng)中心能夠吸附缺陷層中的金屬陽(yáng)離子，從而抑制PSC。

技術(shù)領(lǐng)域

本申請(qǐng)屬于半導(dǎo)體領(lǐng)域，特別涉及一種具有捕獲結(jié)構(gòu)的復(fù)合襯底及其制備方法及電子元器件。

背景技術(shù)

由于薄膜材料能夠滿(mǎn)足電子元器件向小型化、低功耗、高性能方向發(fā)展的要求，因此，薄膜材料在當(dāng)今半導(dǎo)體產(chǎn)業(yè)中成為越來(lái)越重要的材料。近年來(lái)，一種被稱(chēng)為絕緣體上的薄膜結(jié)構(gòu)材料越來(lái)越引起工業(yè)界的重視，該材料主要包括依次設(shè)置的有源層、絕緣層和襯底層，其中，有源層與絕緣層為主要的功能層，實(shí)現(xiàn)光、電、聲等信號(hào)的傳播，其中，襯底層由半導(dǎo)體材料制備，絕緣層由絕緣材料制備。這種絕緣體上的薄膜結(jié)構(gòu)材料在CPU芯片、存儲(chǔ)器、放大器、濾波器、調(diào)制器等器件中都展現(xiàn)出良好的應(yīng)用性能。

然而，絕緣材料在與半導(dǎo)體材料直接接觸過(guò)程中，絕緣材料在二者界面處會(huì)產(chǎn)生很多缺陷能級(jí)，所述缺陷能級(jí)能夠吸引載流子，因此，所述薄膜結(jié)構(gòu)材料襯底層中的載流子能夠被絕緣層中的缺陷能級(jí)吸引至二者界面附近，導(dǎo)致在襯底層產(chǎn)生表面寄生電導(dǎo)效應(yīng)（Parasitic Surface Conductance，PSC）。PSC使得界面附近襯底層的有效電阻率大幅降低，降幅甚至超過(guò)一個(gè)量級(jí)，而有效電阻率的降低會(huì)為基于該絕緣體襯底制得的薄膜結(jié)構(gòu)材料所制備元器件的最終性能帶來(lái)惡劣的影響，限制所述基于該絕緣體襯底制得的薄膜結(jié)構(gòu)材料在滿(mǎn)足下一代性能需求方面的能力。

為解決該固有局限并提高襯底層的有效電阻率，現(xiàn)有技術(shù)常在絕緣層與襯底層之間引入富含載流子陷阱的缺陷層，例如，多晶硅層來(lái)抑制PSC。所述缺陷層中存在一定密度的晶格缺陷，能夠捕獲存在于襯底層中集聚于缺陷層-襯底層之間的載流子，避免這些載流子在絕緣層與襯底層界面處的載流子聚集，從而降低復(fù)合襯底的損耗。

然而在實(shí)際應(yīng)用中，缺陷層與襯底層之間的界面不可避免地引入或者富集金屬雜質(zhì)（例如鈉、鉀、鋰、鋁等）。如果金屬雜質(zhì)含量過(guò)多，缺陷層內(nèi)部以及缺陷層與襯底層界面附近的載流子的遷移率變高，這樣就會(huì)導(dǎo)致缺陷層內(nèi)部以及缺陷層與襯底層界面附近電阻率較低，進(jìn)而導(dǎo)致利用上述復(fù)合襯底制備的元器件損耗增加以及產(chǎn)生信號(hào)串?dāng)_，不能滿(mǎn)足應(yīng)用要求。

因此，制備一種具有低損耗、高電阻的復(fù)合襯底成為本領(lǐng)域亟待解決的難題。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)中的問(wèn)題，本申請(qǐng)?zhí)峁┮环N具有捕獲界面的復(fù)合襯底及其制備方法，以及基于所述復(fù)合襯底制造的電子元器件，所述復(fù)合襯底包括依次層疊的襯底基板、缺陷層、絕緣層和有源層，在所述襯底基板與所述缺陷層之間還設(shè)置有包括負(fù)電荷活性中心的捕獲結(jié)構(gòu)，所述捕獲結(jié)構(gòu)中的負(fù)電荷活性中心能夠捕獲襯底基板與缺陷層界面附近的部分金屬陽(yáng)離子（例如，Na⁺、K⁺、Li⁺以及Al³⁺等），降低金屬陽(yáng)離子的遷移率，進(jìn)而降低金屬陽(yáng)離子的對(duì)缺陷層以及缺陷層與襯底基板界面附近電阻率下降的影響，提升利用上述復(fù)合襯底制備的元器件的性能，滿(mǎn)足應(yīng)用需求。

本申請(qǐng)的目的在于提供以下幾個(gè)方面：

第一方面，本申請(qǐng)?zhí)峁┮环N具有捕獲結(jié)構(gòu)復(fù)合襯底，包括依次層疊的襯底基板、缺陷層、絕緣層和有源層，所述襯底基板與所述缺陷層之間具有捕獲結(jié)構(gòu)；所述捕獲結(jié)構(gòu)中分布有負(fù)電荷活性中心。

可選地，所述襯底基板的材料可以為硅、碳化硅、藍(lán)寶石、石英、SOI或者砷化鎵等。

在本申請(qǐng)中，對(duì)所述襯底基板的厚度不進(jìn)行限定，可以根據(jù)產(chǎn)品結(jié)構(gòu)以及所使用晶圓的尺寸而具體選擇，例如，襯底基板的厚度可以為0.1mm~1mm。

可選地，所述缺陷層的材料可以為多晶硅、非晶硅或者多晶鍺；進(jìn)一步地，所述缺陷層也可以為通過(guò)離子注入損傷、激光損傷或摻雜制備而得的層。