[發明專利]FIFO架構的低復雜度多進制LDPC校驗節點更新方法

在審

• 申請號: 202210387312.7
• 申請日: 2022-04-13
• 公開（公告）號: CN114785354A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 周燁;鐘杰
• 申請（專利權）人: 浙江大學
• 主分類號: H03M13/11
• 分類號: H03M13/11;H03M13/00
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 單冠飛

本發明提出一種FIFO架構的低復雜度多進制LDPC校驗節點更新方法，其中包括，獲取校驗節點輸入數據，將輸入數據進行處理得到擴展和矩陣，輸入數據為兩組長度為N升序排列的對數似然值及其伽羅華域數；將擴展和矩陣劃分為四個區域；將四個區域分別存進先入先出存儲器FIFO，并將FIFO端口與數值比較器端口直連；給每個FIFO配置一個大小為1比特的寄存器作為標志位，利用標志位寄存器控制FIFO讀數進入數值比較器進行比較，保留當前最小值，并更新標志位寄存器；循環該操作，直至獲取N個伽羅華域數不重復的最小對數似然值。本發明可以同時在時間復雜度上從O(N²)下降到在空間復雜度從O(N²)下降到對推進高吞吐、低資源的多進制LDPC譯碼器的廣泛應用具有重要價值。

技術領域

本發明涉及高性能通信信道編解碼領域，尤其涉及一種基于FIFO結構的多進制LDPC校驗節點更新方法。

背景技術

二進制LDPC碼因其接近香農極限的編碼效率，低編譯碼復雜度特性，且對芯片的性能要求和功耗都不高，被廣泛應。然而對于自由空間激光通信場景，中途產生的錯誤經常是突發的，因此信道碼不僅需要良好的糾錯能力，還需要抗突發錯誤能力。相關研究表明，多進制LDPC相比二進制LDPC碼可以將多個錯誤合成數目更少的符號錯誤，抗突發錯誤性能明顯提高，糾錯能力更強，但是多進制LDPC譯碼復雜度遠高于二進制LDPC，不利于實現高吞吐，且硬件資源占用過多，因此在實際應用中難以推廣。

多進制LDPC譯碼器一般采用擴展最小和(EMS)算法，該算法復雜度最高的部分在于校驗節點更新環節，需要對所有擴展和進行排序，并選出一定數量的最小值。現有的檢泡算法可以采用臨時做加法得到待排序數據的方法節約存儲資源，但是會導致吞吐率下降；或是提前將做完加法的矩陣存于寄存器從而節約時鐘拍數，但是會導致消耗大量存儲資源；因此存在吞吐率和存儲資源互相制約的缺陷，不利于硬件實現。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

為此，本發明的第一個目的在于提出一種FIFO架構的低復雜度多進制LDPC校驗節點更新方法，用于克服了吞吐率和存儲資源互相制約的缺陷。

本發明的第二個目的在于提出一種FIFO架構的低復雜度多進制LDPC校驗節點更新裝置。

為達上述目的，本發明第一方面實施例提出了一種FIFO架構的低復雜度多進制LDPC校驗節點更新方法，包括：

獲取校驗節點輸入數據，將所述輸入數據進行處理得到擴展和矩陣，所述輸入數據為兩組長度為N升序排列的對數似然值及其伽羅華域數；

將所述擴展和矩陣劃分為四個區域；

將所述四個區域分別存進先入先出存儲器FIFO，并將所述FIFO端口與數值比較器端口直連；

給每個FIFO配置一個大小為1比特的寄存器作為標志位，利用標志位寄存器控制所述FIFO讀數進入所述數值比較器進行比較，保留當前最小值，并更新所述標志位寄存器；循環該操作，直至獲取N個伽羅華域數不重復的最小對數似然值。另外，根據本發明上述實施例的FIFO架構的低復雜度多進制LDPC校驗節點更新方法還可以具有以下附加的技術特征：

進一步地，在本發明的一個實施例中，所述擴展和矩陣表示為：

每個擴展和矩陣元素SD_x,y包括兩部分數據，加法結果s_x,y和異或結果d_x,y，其中，s_x,y＝U_x+V_y，表示逐比特異或，+表示十進制加法，(UB,U)和(VB,V)是校驗節點更新模塊的兩組長度為N的輸入數據，U和V是兩組升序排列的對數似然值，UB和VB是兩組與數值大小無關的伽羅華域數。