[發明專利]一種基于車用同步整流的最小導通時間產生電路

有效

• 申請號: 202210377716.8
• 申請日: 2022-04-12
• 公開（公告）號: CN114710029B
• 公開（公告）日: 2023-05-05
• 發明（設計）人: 李澤宏;萬佳利;曾傳揚
• 申請（專利權）人: 電子科技大學
• 主分類號: H02M3/155
• 分類號: H02M3/155;H02M7/217;H02M1/08
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

本發明屬于電子技術領域，具體涉及一種基于車用同步整流的最小導通時間產生電路。本發明通過輸入數字信號連接到計數器開始計數，通過比較器判斷頻率是否低于或高于臨界值，如果低于臨界值或高于臨界值，該電路會被關斷；若判斷出頻率在臨界值之內，將通過D觸發器將跟蹤的相電壓頻率進行輸出。本發明的有益效果為，電路結構簡單，相比于其他的傳統頻率解析方法，本方案具有簡單、高效、可移植、實時解析等優點。

技術領域

本發明屬于電子技術領域，具體涉及一種基于車用同步整流的最小導通時間產生電路。

背景技術

同步整流普遍用于開關拓撲中，類如BUCK變換器、半橋變換器和AC/DC變換器等。而其中信號采樣作為同步整流中的關鍵一環，在車用同步整流中尤為重要。其中對于基于漏源電壓(V_DS)采樣的同步整流控制技術，其重點是在恰當時間產生適合的柵極驅動信號，已使開關管進入進入并保持在MOSFET溝道承載電流的狀態。目前，穩定檢測V_DS的方法眾多，但是局限于MOSFET封裝和雜散電容或是受di/dt強烈影響導致控制穩定性難以實現。此外，對車用同步整流而言，產生合適柵極驅動信號的關鍵是通過驅動電路為開關管提供恒定的最小導通時間(Minimum?On?Time,MOT)，但是相電壓頻率跟隨轉速而改變，因此通過恒定MOT來關斷MOSFET是不適用的，又因為轉速和相電壓頻率具有嚴格的比例關系，相電壓頻率成為汽車同步整流控制中的關鍵參數。

發明內容

針對上述問題，本發明提出了一種基于車用同步整流的最小導通時間產生電路，通過解析轉速獲得相電壓頻率。車用同步整流的最小導通時間產生電路的難點在于實時解析得到轉速信息，進而得到相電壓頻率以便于產生最小的導通時間，并且要保證一定的精度的同時不能附加額外電路求。

本發明采用的技術方案是：

一種基于車用同步整流的最小導通時間產生電路，包括第一占空比下降模塊、第二占空比下降模塊、第一延遲模塊、第二延遲模塊、第三延遲模塊、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一D觸發器、第二D觸發器、第三D觸發器、第四D觸發器、第五D觸發器、第一計數器、第二計數器、第一與門、第二與門、第三與門、第四與門、第一或門、第二或門、第一比較器、第二比較器、第三比較器和乘法器；其中，第一占空比下降模塊的輸入端接輸入信號，其輸出端分別接第一延遲模塊的輸入端和第一D觸發器的時鐘信號端；第一延遲模塊的輸出端分別接第一反相器的輸入端和第一計數器的數據輸入端，第一反相器的輸出端接第一計數器的使能信號端；第一計數器的輸出端分別接第一D觸發器的D輸入端和第一比較器的同相輸入端；第一D觸發器的Q輸出端接第二比較器的同相輸入端和第三比較器的同相輸入端，第二比較器的反相輸入端接第一常數，第三比較器的反相輸入端接第二常數，第二比較器的輸出端接第一與門的一個輸入端，第一與門的另一個輸入端接第三比較器的輸出端；第二反相器的輸入端接輸入信號，其輸出端接第二占空比下降模塊的輸入端，第二占空比下降模塊的輸出端接第二D觸發器的時鐘信號端；第二D觸發器的D輸入端接高電平，其R輸入端接第一比較器的輸出端，第二D觸發器的Q非輸出端接第二與門的一個輸入端，第二與門的另一個輸入端接第一與門的輸出端；第一比較器的反相輸入端接第三常數；第三D觸發器的時鐘信號端接輸入信號，其D輸入端接高電平，其Q輸出端分別通過第二延遲模塊和第三反相器后接第一或門的一個輸入端，第一或門的另一個輸入端接第四D觸發器的Q輸出端；第四D觸發器的D輸入端接高電平，其時鐘信號端接第二與門的輸出端；乘法器的第一輸入端接第一D觸發器的Q輸出端，乘法器的第二輸入端接第四常數，乘法器的使能端接第二與門的輸出端，乘法器的輸出端接第四比較器的同相輸入端，第四比較器的反相輸入端接第五常數，其輸出端分別接第四反相器的輸入端和第二計數器的使能端；第四反相器的輸出端接第二計數器的數據輸入端，第二計數器的輸出端接第五比較器的反相輸入端，第五比較器的同相輸入端接乘法器的輸出端，第五比較器的輸出端接第二或門的一個輸入端，第二或門的另一個輸入端接第三與門的輸出端，第二或門的輸出端接第五D觸發器的R輸入端；第三與門的一個輸入端接第五反相器的輸出端，第三與門的另一個輸入端接第三延遲模塊的輸出端；第五反相器的輸入端接第二與門的輸出端；第五D觸發器的時鐘信號端接輸入信號，其D輸入端接高電平，其Q輸出端接第一D觸發器的R輸入端、第三延遲模塊的輸入端和第四與門的一個輸入端，第四與門的另一個輸入端接第一或門的輸出端，第四與門的輸出端為最小導通時間產生電路的輸出端。