[發明專利]一種Pipelined-SAR ADC的級間增益非線性校準方法有效
| 申請號: | 202210377703.0 | 申請日: | 2022-04-12 |
| 公開(公告)號: | CN114614822B | 公開(公告)日: | 2023-04-25 |
| 發明(設計)人: | 彭析竹;萬麗容;唐鶴;姚安華 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | H03M1/10 | 分類號: | H03M1/10 |
| 代理公司: | 成都點睛專利代理事務所(普通合伙) 51232 | 代理人: | 孫一峰 |
| 地址: | 611731 四川省*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 pipelined sar adc 增益 非線性 校準 方法 | ||
1.一種Pipelined-SAR?ADC的級間增益非線性校準方法,定義Pipelined-SAR?ADC由N個SAR?ADC作為子級級聯,每一子級為Ki比特,1≤i≤N,相鄰子級之間通過一個級間運算放大器連接,按照量化方向依次記為第一級子SAR?ADC至第N級子SAR?ADC,以及第一級的級間增益G1至第N-1級的級間增益GN-1,N級Pipelined-SAR?ADC能實現比特精度的數字輸出,其特征在于,校準方法包括以下步驟:
步驟1:輸入信號經過Pipelined-SAR?ADC量化后產生位輸出碼字,其中每一級每一位的數字碼字為Di[Ki:1],同時,還獲得亞穩態標志碼字Fi[Ki:1],其中Di[Ki:1]代表第i級子SAR?ADC的所有數字碼字,Di[Ki]代表第i級最高權重位,Di[1]代表第i級最低權重位;若第i級子SAR?ADC在量化第m位碼字Di[m]時比較器出現亞穩態,則Di[m]對應的亞穩態標志位Fi[m]=0,否則Fi[m]=1,m為正整數且1≤m≤Ki;
步驟2:通過得到的數字碼字對第一級至第N-1級的級間增益非線性進行校準,校準順序為從低權重的后級向高權重的前級校準;具體為:
步驟21:通過步驟1得到的第i級數字輸出碼字Di和亞穩態碼字Fi對第二級至第N-1級的級間增益G2,…,GN-1進行線性校準,i∈[2,N-1];具體為:
先通過第N-2級和第N-1級的數字碼字對第N-1級的級間增益GN-1進行校準:通過提取第N-1級的發生亞穩態的數據得出第N-2級的理想殘差電壓Vres_ideal,通過第N級的數字碼字合成得到第N-2級的理想殘差經過運算放大器放大后得到的實際殘差電壓Vres_real;
理想殘差電壓Vres_ideal的獲取過程為:第i級第m位發生亞穩態且當前位置1時,Di[m]=1,Fi[m]=1,ci[m]代表第i級第m位的電容大小,Vres_m_1[i]代表第i級第m位發生亞穩態且當前位置1時的殘差電壓,Vref代表ADC的參考電壓;第i級第m位發生亞穩態且當前位置0時,Di[m]=1,Fi[m]=0,Vres_m_0[i]代表第i級第m位發生亞穩態且當前位置0時的殘差電壓;將第i級發生亞穩態且置1的數據提取出來得到其中數據量要達到設定值u,同理,將第i級相同數量發生亞穩態且置0的數據提取出來得到u代表發生亞穩態且分別置位為0或1的數量,即第i級理想殘差電壓
放大后的實際殘差電壓Vres_real的合成:求第i級級間增益的實際殘差電壓由第i+1級的數字碼字直接合成,Wi+1代表第i+1級的每一位的權重值;
聯合第i級的理想殘差電壓和第i+1級的實際殘差電壓可得到第i級的線性級間增益為同理進行第二級至第N-1級的增益校準;
步驟22:通過步驟1得到的第一級數字輸出碼字D1[K1:1]、亞穩態碼字F1[K1:1]和后級校準后合成碼字對第一級的級間增益G1進行非線性校準;具體為:
當校準第一級級間增益的時候,后級的級間增益已經校準完成,因此,將第二級至第N級定義為一個理想ADC,第一級余量電壓Vx經過第一級級間運算放大器f(x)進行放大,f(x)=α1x+α2x2+α3x3+…+αnxn,放大后的殘差電壓Vres作為后端Pipelined-SAR?ADC的輸入,后端的數字輸出經過校準函數g(x)進行校準,將校準后的輸出值和第一級的數字輸出結合即得到Pipelined-SAR?ADC經過級間增益非線性數字校準后的輸出Dout,Dout的數學表達式為:Dout=D1+g(f(Vx));
步驟3:得到非線性校準后的級間增益之后對ADC輸出的數字碼字進行合成補償,得到進行級間增益非線性校準后的實際量化輸出碼字;具體為:
步驟31:選取第一級第i位發生亞穩態且將此位置為0或置為1的輸入電壓;將這個輸入電壓值經過G1放大后的殘差電壓送入校準系統,得出非線性校準后的V′x;補償的電壓值為或c1[n]代表第一級的每一位的電容值大小,Vcp代表補償的電壓值;得出第一級每一位發生亞穩態且分別置位為0或1的補償電壓值Vcp,最后合成的輸出為Dout=D1+g(f(Vx))+Vcp。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210377703.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:燃氣管道端口打磨設備
- 下一篇:一種辮子奶酪的生產工藝及其熏制裝置





