[發明專利]碳化硅結勢壘肖特基二極管及其制備方法

在審

• 申請號: 202210373341.8
• 申請日: 2022-04-11
• 公開（公告）號: CN114446784A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 張益鳴;劉杰
• 申請（專利權）人: 深圳芯能半導體技術有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L21/308;H01L21/04;H01L29/06;H01L29/66;H01L29/872
• 代理公司: 深圳中一聯合知識產權代理有限公司 44414
• 代理人: 李艷麗

本申請涉及一種碳化硅結勢壘肖特基二極管及其制備方法。其中，碳化硅結勢壘肖特基二極管的制備方法包括：提供碳化硅襯底并在碳化硅襯底的上表面形成N型外延層；在N型外延層的上表面形成第一硬掩膜，并在第一硬掩膜上刻蝕出若干等距的第一開口；在第一硬掩膜和N型外延層之上形成第二硬掩膜，第二硬掩膜的厚度小于第一開口的寬度的一半；對第二硬掩膜進行刻蝕，直至暴露N型外延層；向第二開口注入P型離子；清除第一硬掩膜和第二硬掩膜并在N型外延層的上表面形成肖特基金屬層。本申請可以擺脫既定的光刻制程和刻蝕線寬的限制，在不增大肖特基接觸的前提下，通過進一步減少P型注入區的表面積大小，使得肖特基結在肖特基接觸中的面積占比增大。

技術領域

本申請屬于半導體器件技術領域，尤其涉及一種碳化硅結勢壘肖特基二極管及其制備方法。

背景技術

碳化硅結勢壘肖特基二極管（Junction Barrier Schottky Diode，JBS）是融合PN結及肖特基結的器件，碳化硅結勢壘肖特基二極管的肖特基接觸的基本元胞結構是在2個PN結之間插入肖特基結，通過2個PN結夾斷電場，降低肖特基結的電場強度，具備較低的反向恢復時間及超軟的恢復特性，被廣泛應用在電源領域中。在碳達峰、碳中和的時代背景下，對該器件的需求越來越廣泛，同時對該器件的性能提出低正向電壓（Voltage Forward，VF）低漏電流的要求。

在電流密度相同及低漏電流的情況下，現有的碳化硅結勢壘肖特基二極管可以通過增加芯片的面積降低VF，但增加了芯片成本。也可以增加碳化硅結勢壘肖特基二極管中的每個基本元胞結構的尺寸，雖然提升了正向電流密度，但漏電流也會隨之變大。另外也可以通過剪薄技術，降低PN結電阻，有利于降低VF，但容易產生碎片，不利于經濟成本。也可以通過光刻及刻蝕技術控制PN結的注入區的大小，但受限于生產時的光刻的制程及刻蝕線寬，難以制作出寬度小于最小制程和最小刻蝕線寬的P型注入區，無法在不增加肖特基接觸的基本元胞結構的尺寸的前提下提高肖特基結的面積占比。

發明內容

本申請的目的在于提供一種碳化硅結勢壘肖特基二極管及其制備方法，旨在解決傳統的碳化硅結勢壘肖特基二極管存在的肖特基結的面積占比受到制作工藝的限制的問題。

本申請實施例的第一方面提供了一種碳化硅結勢壘肖特基二極管的制備方法，包括：提供碳化硅襯底并在所述碳化硅襯底的上表面形成N型外延層；在所述N型外延層的上表面形成第一硬掩膜，并在所述第一硬掩膜上刻蝕出若干等距的第一開口，所述第一開口底部暴露所述N型外延層；在所述第一硬掩膜和所述N型外延層之上形成第二硬掩膜，所述第二硬掩膜的厚度小于所述第一開口的寬度的一半，在所述第一開口內形成以所述第二硬掩膜為底和側壁的第二開口；對所述第二硬掩膜進行刻蝕，直至暴露所述N型外延層；向所述第二開口注入P型離子以在所述N型外延層內形成P型注入區；清除所述第一硬掩膜和所述第二硬掩膜并在所述N型外延層的上表面形成肖特基金屬層。

其中一實施例中，所述在所述第一硬掩膜上刻蝕出若干等距的第一開口包括：在所述第一硬掩膜的上表面沉積圖形化的光刻膠，以定義所述第一開口的位置和形狀；以所述光刻膠為掩膜對所述第一硬掩膜進行刻蝕，直至暴露所述N型外延層，形成若干所述第一開口；清除所述光刻膠。

其中一實施例中，所述第一硬掩膜的材質與所述第二硬掩膜的材質均為硅化物，所述硅化物包括氧化硅和/或氮化硅。

其中一實施例中，所述第一硬掩膜的材質與所述第二硬掩膜的材質不同。

其中一實施例中，所述在所述N型外延層的上表面形成肖特基金屬層包括：在所述N型外延層的上表面形成碳膜；對所述N型外延層進行高溫退火并清除所述碳膜；在所述N型外延層的上表面形成所述肖特基金屬層。

其中一實施例中，所述肖特基金屬層的材質包括鈦金屬。

其中一實施例中，所述P型離子包括鋁離子、硼離子、銦離子和鎵離子中的任意一項。

其中一實施例中，所述第一開口和所述第二開口均為凹槽狀。