[發明專利]一種相位校準電路結構

在審

• 申請號: 202210373261.2
• 申請日: 2022-04-11
• 公開（公告）號: CN114726349A
• 公開（公告）日: 2022-07-08
• 發明（設計）人: 張東亮;吳江;蘇小波;蔣穎丹
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K5/135
• 分類號: H03K5/135;H03K5/13
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種相位校準電路結構，屬于集成電路領域，包括壓控延時鏈、第一調制回路、第二調制回路和鑒相器；其中，所述鑒相器輸出信號經一級緩沖器送到所述第二調制回路，再經另一級緩沖器送到所述第一調制回路；所述第一調制回路通過數字模塊檢測電路狀態值調節所述壓控延時鏈，將兩時鐘相位差值調制到設定的兩個相位差值之間；所述第二調制回路通過反饋電路輸出控制電壓調節所述壓控延時鏈，將兩時鐘相位差值調制到設定的兩個相位差值中間。引入第二調制回路是為了避免校準后的相位落在設定的相位邊緣，提高了電路相位校準的準確性和可靠性。

技術領域

本發明涉及集成電路技術領域，特別涉及一種相位校準電路結構。

背景技術

隨著集成電路的快速發展，高速信號的發送與接收，多通道模數轉換器、數模轉換器及其他數據處理系統中，時鐘與數據的相位關系直接決定了數據能否正常傳輸，需要設計校準電路來產生特定的相位時鐘或時鐘序列，并且時鐘信號相位的準確性直接影響了數據處理系統的整體性能。

傳統的壓控延時電路一般只有一個控制電壓，電路為了相位校準的準確性和可靠性，通常需要設計復雜的數字邏輯或者計數器等電路，利用復雜的數字邏輯或者計數器來檢測到設定相位的邊緣位置，然后數字電路給出合適的控制信號，讓相位鎖定在中間位置，提高相位鎖定的穩定性。

發明內容

本發明的目的在于提供一種相位校準電路結構，以解決背景技術中的問題。

為解決上述技術問題，本發明提供了一種相位校準電路結構，包括壓控延時鏈、第一調制回路、第二調制回路和鑒相器；其中，

所述鑒相器輸出信號經一級緩沖器送到所述第二調制回路，再經另一級緩沖器送到所述第一調制回路；

所述第一調制回路通過數字模塊檢測電路狀態值調節所述壓控延時鏈，將兩時鐘相位差值調制到設定的兩個相位差值之間；所述第二調制回路通過反饋電路輸出控制電壓調節所述壓控延時鏈，將兩時鐘相位差值調制到設定的兩個相位差值中間。

可選的，所述第一調制回路包括第一濾波器、第一比較器、第二比較器、與非門、數字模塊和偏置電路；

所述第一濾波器對鑒相器的輸出信號進行濾波處理，將時鐘相位差信號量化到具體的電壓值V_OUT1，并分別送到第一比較器的負端和第二比較器的正端；

所述第一比較器的正端連接電路選定的電壓值V_K+1，第二比較器的負端連接電路選定的電壓值V_K-1，兩個比較器將具體的電壓值與選定的兩個電壓值作比較，并得到比較結果輸入至與非門；

所述與非門對兩個比較器的輸出結果做與非處理，輸出結果作為電路鎖定的狀態值；

所述數字模塊檢測電路鎖定狀態值，根據檢測結果輸出相應控制信號；

所述偏置電路根據所述控制信號輸出相應控制電壓V_CTRL1，調節所述壓控延時鏈的延時大小。

可選的，所述第二調制回路包括第二濾波器、運算放大器和兩個MOS晶體管；

所述第二濾波器用于將鑒相器的輸出信號量化到具體的電壓值V_OUT2；

所述運算放大器將量化的電壓值V_OUT2和設定電壓值V_K兩者之差進行放大，輸出結果作為壓控延時鏈的控制電壓V_CTRL2，調節所述壓控延時鏈的延時大小。

可選的，所述壓控延時鏈包括多個串聯的壓控延時單元，每個壓控延時單元均由V_CTRL1和V_CTRL2兩個控制電壓調節其輸出延時大小。