[發明專利]一種適用于中低精度高速低功耗ADC的三級比較器系統

在審

• 申請號: 202210372616.6
• 申請日: 2022-04-11
• 公開（公告）號: CN114679161A
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 王巍;趙汝法;熊德宇;樊琦
• 申請（專利權）人: 重慶中易智芯科技有限責任公司
• 主分類號: H03K5/24
• 分類號: H03K5/24;H03M1/00;H03M1/12
• 代理公司: 重慶精研智峰知識產權代理事務所(普通合伙) 50269
• 代理人: 劉曉丹

1.一種適用于中低精度高速低功耗ADC的三級比較器系統，其特征在于，包括：兩級動態小信號前置放大器和鎖存器，其中兩級動態小信號前置放大器包括第一級四輸入兩輸出動態小信號前置放大器與第二級兩輸入兩輸出動態小信號前置放大器，所述第一級四輸入兩輸出動態小信號前置放大器與第二級兩輸入兩輸出動態小信號前置放大器相連接，所述第二級兩輸入兩輸出動態小信號前置放大器與第三級鎖存器相連接，所述兩級動態小信號前置放大器和鎖存器均與時鐘脈沖/電源相連接，兩級動態小信號前置放大器和鎖存器組成的三級比較器結構均為動態結構，通過引入了時序信號來控制電路的關斷，其中鎖存器是在輸入級和鎖存級之間引入時序信號，保證輸入輸出同步關斷，而動態小信號前置放大器則是用電荷與開關管替代負載管，用離散的電荷源替代連續的尾電流源，通過電容充放電的電荷轉向階段提供增益。

2.根據權利要求1所述的一種適用于中低精度高速低功耗ADC的三級比較器系統，其特征在于，所述動態小信號前置放大器包括輸入差分對管、尾電荷源和電荷轉向支路，所述輸入差分對管與尾電荷源和負載相連接，所述尾電荷源與電荷轉向支路相連接，所述尾電荷源與電荷轉向支路均與時鐘脈沖相連接，其中電荷轉向支路是利用電容器為儲能元件，用開關管來控制各個電容的充放電來實現電荷轉向，并利用電荷轉向期間的小增益來放大小信號和壓低失調電壓；而開關管是在控制時序CLK為高電平時閉合，電源電壓VDD向轉向支路中的電容充電，并把輸出節點預充電到VDD，而控制時序CLK為低電平時，電源電壓與支路斷開，輸出節點電壓被釋放，而電荷C_D兩端的電壓差不會突變，故電流反向，向外放電，輸入差分對管用于從負載電容器中汲取差模和共模電流；尾電荷源用于穩定輸入差分對管的工作狀態，當控制時序CLK為高電平時，尾電荷源與整體電路斷開，尾電荷C_T放電到地，當控制時序CLK為低電平時，尾電荷源連入電路，開始從輸入差分對管中吸取電流充電，電荷轉向電路進入放大模式，直到C_T充電到比輸入電壓低一個閾值電壓V_TH，穩定輸出節點電壓。

3.根據權利要求1所述的一種適用于中低精度高速低功耗ADC的三級比較器系統，其特征在于，所述鎖存器包括輸入級、鎖存級和輸出級，所述輸入級與鎖存級相連接，所述鎖存級與輸出級相連接，所述輸入級與鎖存級均與時鐘脈沖相連接，其中輸入級用于放大前級輸入的差分信號，有效的穩定了電路工作點，并且輸入級中的尾電流源受到時序信號的控制，當控制時序為高電平時接通電路，電路開始比較，當時序信號為低電平時，電路斷開，處于非工作狀態；鎖存級把輸入級比較的信號大小暫存成某種電平狀態，同樣受到時序控制信號，當控制時序VCLK為高電平時，鎖存器將輸入級的信號暫存為數字電平狀態，當控制時序VCLK為低電平時，鎖存器將之前暫存的電平狀態輸入到輸出級中；輸出級用于將鎖存級傳輸而來的信號進行反向延時，保證正負輸出端的信號能夠同時輸出，抵消掉電路本身路徑延時帶來的輸出信號延時。

4.根據權利要求1所述的一種適用于中低精度高速低功耗ADC的三級比較器系統，其特征在于，所述第一級動態小信號前置放大器包括輸入差分對管、尾電荷源和電荷轉向支路，具體包括：所述第一級動態小信號前置放大器包括M₁-M₁₀共10個MOS管和4個負載電容，其中輸入差分對管包括M₁-M₄，電荷轉向支路包括M₅、M₆和兩個負載電容C_D，尾電荷源包括M₇-M₁₀和兩個負載電容C_T，輸入差分對管M₁-M₄的漏極與電荷轉向支路M₅、M₆的漏極與C_D的上極板相連接，M₁-M₄的源極與尾電荷源M₇、M₈的漏極相連接，M₇、M₈的源極與M₉、M₁₀的漏極與C_T的上極板相連接。