[發明專利]半導體結構及其形成方法

在審

• 申請號: 202210364528.1
• 申請日: 2022-04-08
• 公開（公告）號: CN115132668A
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 陳俊瑜;蔡俊琳;王云翔;吳佳勲;余俊磊;陳柏智
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L29/20
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 朱亦林

1.一種半導體結構，包括：

堆疊半導體襯底，所述堆疊半導體襯底包括設置在基礎半導體襯底之上的半導體材料，其中，所述基礎半導體襯底具有第一熱膨脹系數并且所述半導體材料具有第二熱膨脹系數，所述第二熱膨脹系數不同于所述第一熱膨脹系數；

其中，所述堆疊半導體襯底包括一個或多個側壁，所述一個或多個側壁限定止裂環溝槽，該止裂環溝槽在所述堆疊半導體襯底的中心區域和所述堆疊半導體襯底的圍繞所述中心區域的外圍區域之間的閉合路徑中連續地延伸；并且

其中，所述堆疊半導體襯底的外圍區域包括多個裂紋，而所述中心區域沒有裂紋。

2.根據權利要求1所述的半導體結構，其中，所述中心區域包括分別具有一個或多個半導體器件的多個器件區域。

3.根據權利要求1所述的半導體結構，其中，所述多個裂紋分別地且連續地從所述堆疊半導體襯底的最外邊緣延伸到通過所述止裂環溝槽而與所述中心區域分開的端部。

4.根據權利要求1所述的半導體結構，其中，所述止裂環溝槽包括圓形的溝槽。

5.根據權利要求1所述的半導體結構，其中，所述基礎半導體襯底包括硅晶圓，并且所述半導體材料包括氮化鎵緩沖層。

6.根據權利要求5所述的半導體結構，其中，所述堆疊半導體襯底還包括阻擋層，所述阻擋層包括設置在所述氮化鎵緩沖層之上的氮化鋁鎵。

7.根據權利要求1所述的半導體結構，其中，所述止裂環溝槽由所述半導體材料的側壁和所述基礎半導體襯底的側壁來限定。

8.根據權利要求1所述的半導體結構，還包括：

設置在所述止裂環溝槽內的一個或多個電介質材料，其中，所述一個或多個電介質材料從所述止裂環溝槽內連續地延伸到所述堆疊半導體襯底之上。

9.一種半導體結構，包括：

包括緩沖層的堆疊半導體襯底，所述緩沖層包括設置在基礎半導體襯底之上的第一半導體材料，所述基礎半導體襯底包括第二半導體材料，其中，所述堆疊半導體襯底包括具有多個管芯區域的中心區域和圍繞所述中心區域的外圍區域；

半導體器件，設置在所述堆疊半導體襯底之上并且在所述多個管芯區域之一的器件區域內；

第一多個電介質材料，設置在由所述堆疊半導體襯底的側壁限定的止裂環溝槽內，其中，第一角度將沿著所述堆疊半導體襯底的直徑延伸的第一線和所述堆疊半導體襯底的一個側壁分開；

其中，所述堆疊半導體襯底包括裂紋側壁，所述裂紋側壁在所述堆疊半導體襯底的最外邊緣和所述止裂環溝槽之間限定多個裂紋，所述第一線以第二角度與沿著所述多個裂紋中的最靠近的裂紋延伸的第二線分開，所述第二角度小于所述第一角度；并且

其中，第二多個電介質材料被設置在所述多個裂紋內，所述第一多個電介質材料包括比所述第二多個電介質材料更多的電介質材料。

10.一種形成半導體結構的方法，包括：

在第一溫度下在基礎硅襯底之上形成III族氮化物III-N半導體材料；

將所述III-N半導體材料和所述基礎硅襯底冷卻到低于所述第一溫度的第二溫度，其中，冷卻所述III-N半導體材料和所述基礎硅襯底導致在所述III-N半導體材料的外圍區域內形成多個裂紋，所述III-N半導體材料的外圍區域圍繞所述III-N半導體材料的中心區域；以及

對所述III-N半導體材料和所述基礎硅襯底進行蝕刻，以形成圍繞所述III-N半導體材料的中心區域延伸的止裂環溝槽，其中，所述止裂環溝槽將所述III-N半導體材料的中心區域與所述III-N半導體材料的外圍區域分開。