[發(fā)明專(zhuān)利]用于FPGA與ARM通信的FlexSPI接口驅(qū)動(dòng)方法及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202210360500.0
• 申請(qǐng)日: 2022-04-07
• 公開(kāi)（公告）號(hào): CN114860640B
• 公開(kāi)（公告）日: 2023-06-06
• 發(fā)明（設(shè)計(jì)）人: 盧少林;鄧新志;王萌
• 申請(qǐng)（專(zhuān)利權(quán)）人: 湖南艾科諾維科技有限公司
• 主分類(lèi)號(hào): G06F13/38
• 分類(lèi)號(hào): G06F13/38;G06F13/40;G06F13/42
• 代理公司: 湖南兆弘專(zhuān)利事務(wù)所(普通合伙) 43008
• 代理人: 劉暢舟

本發(fā)明公開(kāi)了一種用于FPGA與ARM通信的FlexSPI接口驅(qū)動(dòng)方法，應(yīng)用于FPGA與ARM通過(guò)FlexSPI接口互相連接的片上系統(tǒng)，方法包括：獲取預(yù)設(shè)的FlexSPI設(shè)備樹(shù)中的時(shí)鐘信息和中斷信息，根據(jù)所述時(shí)鐘信息和中斷信息進(jìn)行時(shí)鐘配置和中斷配置；配置LUT表中的邊沿觸發(fā)方式以及數(shù)據(jù)位寬；初始化FPGA對(duì)應(yīng)的字符設(shè)備，將預(yù)設(shè)的驅(qū)動(dòng)層操作函數(shù)綁定在所述字符設(shè)備上，得到供應(yīng)用層操作的FlexSPI接口字符設(shè)備，所述驅(qū)動(dòng)層操作函數(shù)和應(yīng)用層的操作函數(shù)一一對(duì)應(yīng)。本發(fā)明實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)耐瑫r(shí)簡(jiǎn)化了驅(qū)動(dòng)結(jié)構(gòu)，并且能夠適配多種硬件設(shè)備。

技術(shù)領(lǐng)域

本發(fā)明涉及驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種用于FPGA與ARM通信的FlexSPI接口驅(qū)動(dòng)方法及系統(tǒng)。

背景技術(shù)

隨著信息技術(shù)的迅速發(fā)展，F(xiàn)PGA和ARM芯片被廣泛用于各種電子設(shè)備中，F(xiàn)PGA和ARM的通信方式也變得越來(lái)越重要，F(xiàn)PGA和ARM之間傳統(tǒng)的通信方式主要為串口通信、PCIE通信等，其中，串口通信帶寬低，速度慢，只能滿(mǎn)足低速的數(shù)據(jù)傳輸需求，而PCIE通信方式雖然速度足夠快，但是驅(qū)動(dòng)復(fù)雜，且對(duì)平臺(tái)要求也比較高。

FlexSPI是TI公司i.MX8平臺(tái)下的一種用于驅(qū)動(dòng)DDR、NOR?Flash的串行通信總線(xiàn)，該接口可靈活配置成單數(shù)據(jù)線(xiàn)、4數(shù)據(jù)線(xiàn)、8數(shù)據(jù)線(xiàn)等模式，其通信速率理論上可達(dá)到120MB左右，相比串口帶寬高且傳輸速度快，但是目前該接口未提供與FPGA通信的驅(qū)動(dòng)，只提供基于Linux系統(tǒng)下的NOR?Flash驅(qū)動(dòng)，且該驅(qū)動(dòng)為具體設(shè)備的驅(qū)動(dòng)，不能在應(yīng)用層適配多種硬件設(shè)備。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題就在于：針對(duì)現(xiàn)有技術(shù)存在的技術(shù)問(wèn)題，本發(fā)明提供一種用于FPGA與ARM通信的FlexSPI接口驅(qū)動(dòng)方法及系統(tǒng)，驅(qū)動(dòng)FlexSPI接口供FPGA與ARM通信，實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)耐瑫r(shí)簡(jiǎn)化了驅(qū)動(dòng)結(jié)構(gòu)，并且能夠適配多種硬件設(shè)備。

為解決上述技術(shù)問(wèn)題，本發(fā)明提出的技術(shù)方案為：

一種用于FPGA與ARM通信的FlexSPI接口驅(qū)動(dòng)方法，應(yīng)用于片上系統(tǒng)，所述片上系統(tǒng)包括通過(guò)FlexSPI接口互相連接的FPGA與ARM，所述方法包括：

獲取預(yù)設(shè)的FlexSPI設(shè)備樹(shù)中的時(shí)鐘信息和中斷信息，根據(jù)所述時(shí)鐘信息和中斷信息進(jìn)行時(shí)鐘配置和中斷配置；

配置LUT表中的邊沿觸發(fā)方式以及數(shù)據(jù)位寬；

初始化FPGA對(duì)應(yīng)的字符設(shè)備，將預(yù)設(shè)的驅(qū)動(dòng)層操作函數(shù)綁定在所述字符設(shè)備上，得到供應(yīng)用層操作的FlexSPI接口字符設(shè)備，所述驅(qū)動(dòng)層操作函數(shù)和應(yīng)用層的操作函數(shù)一一對(duì)應(yīng)。

進(jìn)一步的，獲取預(yù)設(shè)的FlexSPI設(shè)備樹(shù)中的時(shí)鐘信息和中斷信息之前還包括：

配置FlexSPI設(shè)備樹(shù)中的接口IO口信息、時(shí)鐘頻率、設(shè)備名稱(chēng)以及使能配置信息；

匹配FlexSPI設(shè)備樹(shù)，為FlexSPI設(shè)備樹(shù)分配內(nèi)核空間，獲取FlexSPI設(shè)備樹(shù)的節(jié)點(diǎn)數(shù)量，映射FlexSPI設(shè)備樹(shù)的物理地址到內(nèi)核空間。

進(jìn)一步的，根據(jù)所述時(shí)鐘信息和中斷信息進(jìn)行時(shí)鐘配置和中斷配置具體包括：

用所述時(shí)鐘信息修改FlexSPI接口的時(shí)鐘，用所述中斷信息注冊(cè)中斷，設(shè)置中斷的觸發(fā)條件為IP?CMD發(fā)送完成標(biāo)記。

進(jìn)一步的，配置LUT表中的邊沿觸發(fā)方式以及數(shù)據(jù)位寬的步驟具體包括：

使能配置好的時(shí)鐘，在LUT表中配置數(shù)據(jù)位寬為8位，邊沿觸發(fā)方式為單邊沿觸發(fā)方式，然后使能配置好的中斷。

進(jìn)一步的，配置LUT表中的邊沿觸發(fā)方式以及數(shù)據(jù)位寬的步驟還包括：在LUT表中配置發(fā)送完成后使用1個(gè)DUMMY信號(hào)。