[發明專利]一種碳化硅MOSFET器件及其制造方法

在審

• 申請號: 202210342723.4
• 申請日: 2022-04-02
• 公開（公告）號: CN114783880A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 鄧永輝;史經奎;朱楠;徐賀;梅營
• 申請（專利權）人: 致瞻科技（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L29/10
• 代理公司: 上海匯知丞企知識產權代理有限公司 31468
• 代理人: 楊戩

本發明公開了一種碳化硅MOSFET器件及其制造方法，所述方法包括：將第一導電類型N型重摻雜區上的中間區域刻蝕出第一溝槽結構；第二導電類型P型體區深入到第一導電類型N型外延層內刻蝕出第二溝槽結構，第二溝槽結構的寬度小于第一溝槽結構的寬度；第一溝槽結構和第二溝槽結構內表面形成二氧化硅氧化層；二氧化硅氧化層上淀積多晶硅，形成多晶硅柵。通過第一溝槽結構和第二溝槽結構形成了MOSFET的T型溝槽結構，縮小了MOSFET器件的尺寸，有效的消除JFET電阻，降低碳化硅MOSFET器件的損耗。

技術領域

本發明涉及半導體制造領域，具體涉及一種碳化硅MOSFET器件及其制造方法。

背景技術

由于傳統的平面型碳化硅金屬氧化物半導體場效應晶體管(Planar SiC MOSFET)存在JFET電阻，導致其損耗較大，另外，平面型碳化硅MOSFET尺寸較大，影響了器件的特征導通電阻，降低了其集成度和電流導通密度。

因此，碳化硅溝槽結構MOSFET有效得消除了JFET區的電阻，縱向的導電溝道提高了器件的集成度和電流導通密度。

發明內容

本發明提供一種碳化硅MOSFET器件及其制造方法，能夠解決背景技術中的技術的問題，通過碳化硅溝槽結構MOSFET有效的消除JFET電阻，縱向的導電溝道提高了器件的集成度和電流導通密度。

為解決上述技術問題，本發明提供一種碳化硅MOSFET器件的制造方法，包括以下步驟：

在第一導電類型N型襯底上的第一導電類型N型外延層上通過離子注入或外延形成第二導電類型P型體區；

在第二導電類型P型體區上通過離子注入形成第二導電類型P型重摻雜區；

在第二導電類型P型重摻雜區通過離子注入形成第一導電類型N型重摻雜區；

通過掩膜在所述第一導電類型N型重摻雜區上的中間區域刻蝕出第一溝槽結構；

在第二導電類型P型體區深入到第一導電類型N型外延層內刻蝕出第二溝槽結構，所述第二溝槽結構的寬度小于所述第一溝槽結構的寬度；

在所述第二溝槽結構內對所述第一導電類型N型外延層進行離子注入，形成第二導電類型P型屏蔽區；

在所述第一溝槽結構和所述第二溝槽結構內表面形成二氧化硅氧化層；

在形成所述二氧化硅氧化層后，淀積多晶硅，形成多晶硅柵。

較佳的，在第一導電類型N型襯底上的第一導電類型N型外延層上通過離子注入或外延形成第二導電類型P型體區之前還包括以下步驟：

在第一導電類型N型襯底上生長第一導電類型N型外延層；

對第一導電類型N型襯底和第一導電類型N型外延層摻雜元素，所述第一導電類型N型襯底的摻雜濃度高于所述第一導電類型N型外延層的摻雜濃度。

較佳的，所述第一導電類型N型襯底上生長所述第一導電類型N型外延層102，對第一導電類型N型襯底和第一導電類型N型外延層摻雜元素，第一導電類型N型襯底的摻雜濃度高于第一導電類型N型外延層的摻雜濃度，第一導電類型N型外延層的厚度和摻雜濃度根據器件耐壓的額定值確定。

所述第一導電類型摻雜元素可以為氮、磷，使得第一導電類型N型外延層摻雜類型為N型；也可以為硼、鋁使得第一導電類型N型外延層摻雜類型為P型。第一導電類型和第二導電類型相反，當第一導電類型為N型時，第二導電類型為P型；當第一導電類型為P型時，第二導電類型為N型。

較佳的，在所述第一溝槽結構和所述第二溝槽結構內表面形成二氧化硅氧化層之后還包括以下步驟：

在多晶硅柵上生長二氧化硅；

對器件進行歐姆接觸工藝或金屬化工藝；