[發明專利]一種SiP工藝可靠性評估試驗載體的特性表征方法在審
| 申請號: | 202210333444.1 | 申請日: | 2022-03-30 |
| 公開(公告)號: | CN114818415A | 公開(公告)日: | 2022-07-29 |
| 發明(設計)人: | 匡潛瑋;張靚;谷瀚天;朱恒靜;寧永成;叢山;王賀;張大宇;張科輝;莊仲 | 申請(專利權)人: | 中國空間技術研究院 |
| 主分類號: | G06F30/23 | 分類號: | G06F30/23;H01L21/67;G06F119/02;G06F119/14 |
| 代理公司: | 中國航天科技專利中心 11009 | 代理人: | 陳鵬 |
| 地址: | 100194 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 sip 工藝 可靠性 評估 試驗 載體 特性 表征 方法 | ||
一種SiP工藝可靠性評估試驗載體的特性表征方法,通過PFMECA分析SiP產品的關鍵工藝,根據風險要素分析關鍵結構,從而確定試驗載體的需要包含的工藝域,再基于失效物理方法或定性分析方法確定試驗載體的特性表征參數數值,能夠通過制造用于驗證SiP生產工藝的試驗載體,代替用于考核驗證的SiP樣品,以減少生產遠大于需求量的SiP樣品的花費,從而降低SiP產品的成本。
技術領域
本發明涉及一種SiP工藝可靠性評估試驗載體的特性表征方法,屬于SiP產品可靠性評價技術領域。
背景技術
SiP產品采用多種先進封裝工藝,包括薄/厚膜基板技術、多芯片封裝技術、管殼設計和生產技術等,為解決傳統集成電路保證標準和檢驗方案對先進封裝工藝帶來的新要素未作規范要求、新失效模式引入和失效機理不清、高密度封裝的內部缺陷很難直接檢測等問題,有必要對SiP產品的可靠性評價技術進行深入研究。
SiP產品為實現功能與性能的提升,需要將FPGA、CPU、DSP、大規模存儲模塊和ASIC等不同規模的硅基集成電路芯片與分立器件芯片、無源元件集成在一個封裝體內,一只SiP產品即可完成以往一個單機才能實現的功能,因此客戶需求量較小。若按照現行的質保方案,每批SiP產品的大部分都用于進行考核試驗,導致用于考核試驗的樣品數遠多于客戶訂購的只數,造成SiP產品的成本急劇增加。為降低SiP產品考核試驗的樣品成本,可設計一個覆蓋SiP生產廠家工藝能力的試驗載體以解決該問題,經檢索,未發現與本專利申請內容相關的專利文獻。
發明內容
本發明解決的技術問題是:針對目前現有技術中,缺少能夠降低SiP產品考核試驗的樣品成本方法技術的問題,提出了一種SiP工藝可靠性評估試驗載體的特性表征方法。
本發明解決上述技術問題是通過如下技術方案予以實現的:
一種SiP工藝可靠性評估試驗載體的特性表征方法,包括:
對SiP產品制造過程工藝進行分析;
根據過程失效模式、影響及危害性分析確定關鍵工藝;
基于關鍵工藝的風險要素,確定關鍵結構;包括可進行定量分析的關鍵結構、不可進行定量分析的關鍵結構;
通過失效物理方法設計可進行定量分析的關鍵結構的特性表征參數;
通過定性分析方法設計不可進行定量分析的關鍵結構的特性表征參數,完成特性表征。
分析流程具體為:
確定SiP產品制造的工藝流程,分析工藝流程涉及的設備、材料、工藝控制參數、技術指標及檢驗方法。
關鍵工藝的確定方法為:
針對SiP產品制造過程中各工藝流程可能發生的故障模式、原因、對SiP產品的影響,確定各故障模式嚴酷度等級、各故障模式發生概率等級、各故障模式被檢測難度等級,并通過乘積計算各故障模式的風險優先數值,并按照風險優先數值的大小確定SiP產品的關鍵工藝。
所述關鍵工藝包括基板制造工藝、管殼制造工藝、芯片封裝工藝、無源器件、導線制作工藝及封帽工藝,通過影響及危害性分析確定SiP工藝產品的關鍵工藝。
對SiP產品的關鍵工藝進行風險要素分析,確定SiP評估試驗載體的關鍵結構,具體為:
分別確定基板制造工藝的風險要素、芯片封裝工藝的風險要素、管殼制造及封帽工藝的風險要素、管殼制造工藝的風險要素,并根據各風險要素通過調整制造工藝設計,獲取關鍵結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國空間技術研究院,未經中國空間技術研究院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210333444.1/2.html,轉載請聲明來源鉆瓜專利網。





