[發明專利]一種面向CIB協議握手的FIFO封裝結構及方法

在審

• 申請號: 202210329470.7
• 申請日: 2022-03-31
• 公開（公告）號: CN114691596A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 魏敬和;黃樂天;劉國柱;曹文旭;高營;王明杰
• 申請（專利權）人: 中科芯集成電路有限公司
• 主分類號: G06F15/17
• 分類號: G06F15/17;G06F13/12
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

1.一種面向CIB協議握手的FIFO封裝結構，其特征在于，所述的封裝結構中采用的是芯粒互連總線，即為CIB協議，是一種面向多裸芯互連的總線協議,包括片內總線和片間總線兩個部分；CIB協議是基于包交換的協議，在數據鏈路層，CIB主要依賴于三個信號：valid，data和ready，所述valid由上游發送，用于告知下游當前data總線上的數據是否有效；data為數據信號，由上游發送至下游；ready為下游返回至上游的握手信號；在CIB總線協議中，數據以流的形式存在于傳輸鏈路中，使用FWFT FIFO作數據緩沖的前提是保證數據“不斷流”；FWFT FIFO的輸出行為類似于寄存器，在輸入數據被讀入后的下一個時鐘周期，該數據便可表現在輸出總線上，且只有當所有輸出數據被完全讀出后，empty信號才變為有效。

2.根據權利要求1所述的向CIB協議握手的FIFO封裝結構，其特征在于，所述封裝結構包括一個標準FIFO、一個狀態機和組合邏輯電路，其對外表現din,valid_up,ready_up,dout,valid_down,ready_down六個信號，其中din,valid_up,ready_up為與上游連接的CIB信號，與上游產生握手，dout,valid_down,ready_down為與下游連接的CIB信號，與下游產生握手；din作為封裝結構的數據輸入，與標準FIFO的數據輸入端連接，dout由標準FIFO的數據輸出端發出，作為封裝結構的數據輸出。

3.根據權利要求2所述的向CIB協議握手的FIFO封裝結構，其特征在于：在默認有效信號為1，無效信號為0的前提下，所述標準FIFO的full經過一個非門后作為封裝結構的ready_up輸出；外部輸入的valid_up信號與所述ready_up相與之后作為標準FIFO的wr_en輸入；所述狀態機接受來自標準FIFO的empty和來自外部的ready_down信號，輸出rd_en作為標準FIFO的輸入，并輸出valid_down信號至外部。

4.一種面向CIB協議握手的FIFO封裝方法，其特征在于：所述封裝結構的狀態設置方式為：其中的狀態機共維護3個狀態：IDLE，TRANS和WAIT；所述封裝結構的狀態轉移方式，步驟如下：

步驟S1：當系統復位釋放后，狀態機進入IDLE狀態；

步驟S2：在IDLE狀態下，當其輸入信號empty無效(FIFO不空)時，轉換至TRANS狀態，否則，保持在IDLE狀態；

步驟S3：在TRANS狀態下，若empty無效，則保持在TRANS狀態，若empty有效(FIFO空)，則根據其輸入信號ready決定狀態轉換：若ready有效，則轉換至IDLE狀態，否則，轉換至WAIT狀態；

步驟S4：在WAIT狀態下，若empty無效且ready有效，則轉換至TRANS狀態，否則，若empty有效且ready有效，則轉換至IDLE狀態，否則，保持在WAIT狀態；

另外所述狀態機的輸出方式為，步驟如下：

步驟S1：在默認有效為1，無效為0的前提下，在IDLE狀態下，valid無效，rd_en為empty的非；

步驟S2：在TRANS狀態下，valid有效，rd_en為empty的非和ready的與，在WAIT狀態下，valid有效，rd_en等于ready。