[發明專利]半導體結構的制備方法

在審

• 申請號: 202210314527.6
• 申請日: 2022-03-28
• 公開（公告）號: CN114743871A
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 張振興
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/027;H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供了一種半導體結構的制備方法，應用于半導體技術領域。本發明提出了一種半導體結構的制備方法，其通過在現有技術中刻蝕抗反射層的四氟甲烷氣體中加入一定比例的氦氣和二氧化氦，以實現稀釋四氟甲烷氣體濃度，提高光刻膠層的抗刻性和刻蝕選擇比的目的，進而實現改善圖形化的光刻膠層和氮化硅硬掩模層的側壁形貌的目的，并最終實現改善STI結構的側壁形貌的目的。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的制備方法。

背景技術

淺溝槽隔離(Shallow Trench Isolation，STI)是目前半導體集成芯片常用的隔離技術。在隔離器件之中之中STI進行隔離，在淺溝槽中填充絕緣物以起到隔離的目的。

相關技術中，STI結構的制造方法包括：在襯底上依次形成襯底氧化層、氮化硅硬掩膜層和光刻膠層；通過光刻和/或刻蝕工藝在襯底中形成溝槽；沉積氧化層，使氧化層填充溝槽；通過化學機械研磨工藝進行平坦化，去除溝槽外的氧化層。

目前，在STI結構的刻蝕制程中，通常采用193nmArF光刻膠PR覆蓋在氮化硅硬掩膜層上，之后使用傳統的刻蝕條件逐層刻蝕形成STI結構的溝槽；然后，在此過程中，由于對傳統的刻蝕條件對193nmArF光刻膠PR的刻蝕速率大，且刻蝕選擇比較低，因此，在利用該光刻膠PR往下刻蝕的時候，光刻膠PR的損耗也是較快的，從而造成光刻膠PR不足，進而導致氮化硅硬掩模層提前被暴露出，造成光刻膠和氮化硅硬掩模層的側壁粗糙，并最終導致形成的STI結構的側壁粗糙的問題。

發明內容

本發明的目的在于提供一種半導體結構的制造方法，以解決現有技術中由于傳統的刻蝕條件對光刻膠PR的刻蝕速率大，且刻蝕選擇比較低，造成最終形成的STI結構的側壁粗糙的問題。

為解決上述技術問題，本發明提供一種半導體結構的制備方法，包括：

提供一半導體襯底，在所述半導體襯底的表面上且沿遠離該半導體襯底的方向上依次沉積氧化硅層、硬掩膜層、抗反射層和圖形化的光刻膠層；

通入第一刻蝕氣體，并以所述圖形化的光刻膠層為掩膜，刻蝕所述抗反射層至所述硬掩膜層，以形成側壁形貌達到設計要求的圖形化的抗反射層；

通入第二刻蝕氣體，并以所述圖形化的抗反射層為掩膜，刻蝕所述硬掩膜層，以形成側壁形貌達到設計要求的圖形化的硬掩膜層；

去除所述圖形化的光刻膠層，并以所述側壁形貌達到設計要求的圖形化的硬掩膜層為掩膜，刻蝕所述氧化硅層和所述半導體襯底，以在所述半導體襯底內形成側壁形貌符合設計要求的淺溝槽。

進一步的，所述硬掩膜層的材料可以包括氮化硅，所述圖形化的光刻膠層的材料可以包括ArF光刻膠。

進一步的，所述第一刻蝕氣體可以為四氟甲烷、氦氣和二氧化氦的混合氣體。

進一步的，所述第一刻蝕氣體中的所述四氟甲烷和所述氦氣的含量比例可以為：1:1～3:1。

進一步的，采用所述第一刻蝕氣體刻蝕所述抗反射層的刻蝕速率可以小于采用四氟甲烷刻蝕所述抗反射層的刻蝕速率。

進一步的，所述第二刻蝕氣體可以為六氟化硫和二氟甲烷的混合氣體。

進一步的，采用第二刻蝕氣體刻蝕所述硬掩膜層的刻蝕速率與采用四氟甲烷刻蝕所述硬掩膜層的刻蝕速率的比值可以為1.5～2。

進一步的，去除所述圖形化的光刻膠層的工藝可以為干法刻蝕工藝，所述干法刻蝕工藝通入的刻蝕氣體可以包括氧氣。

進一步的，在去除所述圖形化的光刻膠層之后，且在形成所述淺溝槽之前，本發明提供的所述制備方法還可以包括：在所述圖形化的硬掩膜層中暴露出的半導體襯底的表面上形成熱氧化層，并在形成所述熱氧化層之后，進一步去除所述熱氧化層。