[發明專利]像素電路及顯示面板

有效

• 申請號: 202210310914.2
• 申請日: 2022-03-28
• 公開（公告）號: CN114627804B
• 公開（公告）日: 2023-08-01
• 發明（設計）人: 袁學斌;田超
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32;G09G3/3233;G09G3/34
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 何志軍

1.一種像素電路，其特征在于，包括：

發光模塊，所述發光模塊串聯于電源正信號、電源負信號之間；和

驅動模塊，所述驅動模塊與所述發光模塊串聯，所述驅動模塊包括并聯的至少兩個驅動單元；每個所述驅動單元接入對應的數據信號，且根據第一控制信號的脈沖開始時間與第二控制信號的脈沖開始時間之間的間隔時間控制所述發光模塊的發光時間；

其中，每個所述驅動單元包括：

驅動晶體管，所述驅動晶體管的源極/漏極中的一個與所述發光模塊的一端電性連接，所述驅動晶體管的源極/漏極中的另一個接入所述電源負信號；或者，所述驅動晶體管的源極/漏極中的一個接入所述電源正信號，所述驅動晶體管的源極/漏極中的另一個與所述發光模塊的另一端電性連接；

充電晶體管，所述充電晶體管的源極/漏極中的一個與所述驅動晶體管的柵極電性連接，所述充電晶體管的源極/漏極中的另一個接入所述對應的數據信號，所述充電晶體管的柵極接入所述第一控制信號；

放電晶體管，所述放電晶體管的源極/漏極中的一個與所述驅動晶體管的柵極電性連接，所述放電晶體管的源極/漏極中的另一個接入初始信號，所述放電晶體管的柵極接入所述第二控制信號；以及

存儲電容，所述存儲電容的一端與所述驅動晶體管的柵極電性連接，所述存儲電容的另一端與所述驅動晶體管的源極/漏極中的另一個電性連接。

2.根據權利要求1所述的像素電路，其特征在于，每個所述驅動單元根據所述第一控制信號寫入所述數據信號，并根據所述第一控制信號的脈沖開始時間確定所述發光時間的開始時刻；且每個所述驅動單元根據所述第二控制信號的脈沖開始時間確定所述發光時間的結束時刻。

3.根據權利要求1所述的像素電路，其特征在于，所述至少兩個驅動單元包括第一驅動單元和第二驅動單元，所述第一驅動單元包括第一驅動晶體管，所述第一驅動單元根據所述第一控制信號寫入第一數據信號；所述第二驅動單元包括第二驅動晶體管，所述第二驅動單元根據所述第一控制信號寫入第二數據信號；所述第一數據信號的脈沖幅值與所述第二數據信號的脈沖幅值不同，且所述第一驅動晶體管的尺寸與所述第二驅動晶體管的尺寸不同。

4.根據權利要求3所述的像素電路，其特征在于，所述第一驅動晶體管或者所述第二驅動晶體管中的一個的尺寸與所述第一驅動晶體管或者所述第二驅動晶體管中的另一個的尺寸之比的范圍為大于或者等于1.8且小于或者等于2.2。

5.根據權利要求3所述的像素電路，其特征在于，所述第一驅動晶體管或者所述第二驅動晶體管中的一個的尺寸與所述第一驅動晶體管或者所述第二驅動晶體管中的另一個的尺寸之比的范圍為大于或者等于2.7且小于或者等于3.3。

6.根據權利要求3所述的像素電路，其特征在于，所述第一驅動晶體管或者所述第二驅動晶體管中的一個的尺寸與所述第一驅動晶體管或者所述第二驅動晶體管中的另一個的尺寸之比的范圍為大于或者等于3.6且小于或者等于4.4。

7.根據權利要求1所述的像素電路，其特征在于，所述至少兩個驅動單元包括第一驅動單元、第二驅動單元以及第三驅動單元，所述第一驅動單元包括第一驅動晶體管，所述第一驅動單元根據所述第一控制信號寫入第一數據信號；所述第二驅動單元包括第二驅動晶體管，所述第二驅動單元根據所述第一控制信號寫入第二數據信號；所述第三驅動單元包括第三驅動晶體管，所述第三驅動單元根據所述第一控制信號寫入第三數據信號；所述第一數據信號的脈沖幅值、所述第二數據信號的脈沖幅值以及所述第三數據信號的脈沖幅值均不相同，且所述第一驅動晶體管的尺寸、所述第二驅動晶體管的尺寸以及所述第三驅動晶體管的尺寸均不相同。

8.根據權利要求7所述的像素電路，其特征在于，所述第一驅動晶體管的尺寸與所述第二驅動晶體管的尺寸之比的范圍為大于或者等于1.8且小于或者等于2.2；且所述第二驅動晶體管的尺寸與所述第三驅動晶體管的尺寸之比的范圍為大于或者等于1.8且小于或者等于2.2。