[發(fā)明專利]一種基于電流舵和R-2R電阻混合型的DAC

有效

• 申請?zhí)枺?/td>: 202210310586.6
• 申請日: 2022-03-28
• 公開（公告）號: CN114640352B
• 公開（公告）日: 2023-05-09
• 發(fā)明（設(shè)計）人: 于奇;宋錦華
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H03M1/78
• 分類號: H03M1/78;H03M1/74
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 閆樹平

1.一種基于電流舵和R-2R電阻混合型的DAC，包括模擬電路和數(shù)字電路，其中MSB段采用電流舵型DAC，LSB段采用R-2R梯形電阻型DAC，其特征在于：

所述模擬電路包括帶隙基準(zhǔn)、V-I轉(zhuǎn)換電路、運(yùn)算放大器、電流鏡、電流源陣列和R-2R梯形電阻陣列；模擬電路完成基準(zhǔn)電壓，并實現(xiàn)電壓到電流轉(zhuǎn)換，最終提供穩(wěn)定的輸出參考電流，供給電流源電路使用；

帶隙基準(zhǔn)產(chǎn)生一個與溫度無關(guān)的穩(wěn)定輸出電壓V_ref，并將V_ref提供給V-I轉(zhuǎn)換電路將V_ref轉(zhuǎn)換成基準(zhǔn)電流I_ref，基準(zhǔn)電流I_ref通過電流鏡轉(zhuǎn)換為電流源陣列的輸入；電流源陣列將輸入的基準(zhǔn)電流I_ref轉(zhuǎn)換成：7個32I_ref以對應(yīng)于3-7溫度譯碼器的224個單位電流源，和31個I_ref以對應(yīng)于5-31溫度譯碼器的31個單位電流源，共計255個單位電流源；

帶隙基準(zhǔn)輸出的V_ref分成兩路，一路作為V-I轉(zhuǎn)換電路的輸入，另一路作為R-2R梯形電阻的輸入；V-I轉(zhuǎn)換電路的輸出I_ref分成兩路，一路接入第一放大器AMP1的負(fù)端，第一放大器AMP1的輸出接入電流源陣列，一路接入R-2R梯形電阻陣列；

R-2R梯形電阻陣列由3個電阻R和5個電阻2R構(gòu)成，將電壓V_ref轉(zhuǎn)換成I_ref/2、I_ref/4、I_ref/8、I_ref/16，其中I_ref＝V_ref/R；3個電阻R串聯(lián)后，其一端接電壓V_ref，另一端接接地電阻2R；另有4個電阻2R分別以其一端接3個電阻R，另一端接下方差分開關(guān)陣列的輸入端，3個電阻R和4個電阻2R構(gòu)成R-2R梯形電阻陣列；差分開關(guān)陣列一端輸出接第二放大器AMP2，另一端輸出接地；

運(yùn)算放大器將電流源陣列和R-2R梯形電阻陣列的輸出通過輸出電阻R_f轉(zhuǎn)換成輸出電壓V_out；

所述數(shù)字電路包括溫度譯碼器、鎖存器1、鎖存器2和差分開關(guān)陣列，數(shù)字電路完成數(shù)字碼的接收，同時控制開關(guān)電路的導(dǎo)通或閉合，實現(xiàn)模擬電流輸出；外部輸入的12位并行數(shù)據(jù)分為高3位、中高5位和低4位；

溫度譯碼器有兩個，一個為3-7溫度譯碼器，一個為5-31溫度譯碼器；3-7溫度譯碼器編碼接收高3位的并行數(shù)據(jù)，并編碼輸出T₃₁-T₃₇到鎖存器2的輸入；5-31溫度譯碼器接收中高5位的并行數(shù)據(jù)，并編碼輸出T₃₀-T₀到鎖存器2的輸入；

鎖存器1接收低4位的并行數(shù)據(jù)，將其延時使得3-7溫度譯碼器和5-31溫度譯碼器的時間同步，再輸出到鎖存器2；

鎖存器2將3-7溫度譯碼器、5-31溫度譯碼器和鎖存器1輸入的同步編碼，再次同步輸出到差分開關(guān)陣列；

差分開關(guān)陣列根據(jù)鎖存器2的輸出控制各支路電流的流向，輸出電流通過電阻R_f轉(zhuǎn)換成對應(yīng)的輸出電壓V_out，以確保開關(guān)切換時不會有較大輸出電壓毛刺。

2.如權(quán)利要求1所述基于電流舵和R-2R電阻混合型的DAC，其特征在于：

所述V-I轉(zhuǎn)換電路、運(yùn)算放大器、電流鏡和電流源陣列具體結(jié)構(gòu)為：

第一放大器AMP1的負(fù)端接參考電壓V_ref，正端接電阻R0和第一PMOS管MP1的漏極，輸出端接第一PMOS管MP1的柵極和第二PMOS管MP2的柵極；第一PMOS管MP1的源極接第二PMOS管MP2的源極和電源電壓，第二PMOS管MP2的漏極接第一NMOS管MN1的漏極和柵極、第二NMOS管MN2的柵極；第一NMOS管MN1的源極接第二NMOS管MN2的源極和地；第二NMOS管MN2的漏極接第四PMOS管MP4的漏極和第三PMOS管MP3的柵極；第三PMOS管MP3的柵極接第五PMOS管MP5的柵極和第七PMOS管MP7的柵極和第九PMOS管MP9的柵極和第十一PMOS管MP11的柵極和第十三PMOS管MP13的柵極，源極接第五PMOS管MP5的源極和第七PMOS管MP7的源極和第九PMOS管MP9的源極和第十一PMOS管MP11的源極和第十三PMOS管MP13的源極，漏極接第四PMOS管MP4的源極；第四PMOS管MP4的柵極接第六PMOS管PM6的柵極和第八PMOS管PM8的柵極和第十PMOS管PM10的柵極和第十二PMOS管MP12的柵極和第十四PMOS的MP14的柵極；第六PMOS管MP6的源極接第五PMOS管MP5的漏極，漏極接開關(guān)陣列的一端；第八PMOS管MP8的源極接第七PMOS管MP7的漏極，漏極接開關(guān)陣列的一端；第十PMOS管MP10的源極接第九PMOS管MP9的漏極，漏極接開關(guān)陣列的一端；第十二PMOS管MP12的源極接第十一PMOS管MP11的漏極，漏極接開關(guān)陣列的一端；第十四PMOS管MP14的源極接第十三PMOS管MP13的漏極，漏極接開關(guān)陣列的一端；差分開關(guān)陣列的一端輸出接第二放大器AMP2的負(fù)極，另一端輸出接地；第二放大器AMP2的負(fù)極接電阻Rf,正極接地，輸出為Vout；R0的電阻值和R相等。